

基于**ARM®32位的Cortex®-M4**微控制器+FPU，带**256 K字节至4032 K字节**内部闪存、**sLib**、双**QSPI**、**SDRAM**、双**OTGFS**、以太网、摄像头、**18个定时器**、**3个ADC**、**23个通信接口**

功能

- **内核：带有FPU的ARM®32位的Cortex®-M4 CPU**
 - 最高288 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
 - 内建浮点运算单元（FPU）
 - 具有DSP指令集
- **存储器**
 - 256 K字节至4032 K字节的内部闪存存储器
 - sLib：将指定之主存储区设为执行代码安全库区，此区代码仅能调用无法读取
 - 默认384 K字节的SRAM，最大可设定为512 K字节
 - 具有16位数据总线的外部存储器控制器（XMC）：支持CF卡、SRAM、PSRAM、NOR、NAND和SDRAM存储器
 - 多达2个QSPI接口，用于连接外部SPI闪存存储器或SPI RAM扩展，支持地址映射模式
- **XMC作为LCD并口，兼容8080/6800模式**
- **电源控制（PWC）**
 - 2.6至3.6 V供电
 - 上电复位（POR）、低电压复位（LVR）、电源电压监测器（PVM）
 - 低功耗模式：睡眠、深睡眠、和待机
 - V_{BAT}为LEXT、ERTC和20个32位的电池供电寄存器（BPR）供电
- **时钟和复位管理（CRM）**
 - 4至25 MHz晶振（HEXT）
 - 内置经出厂调校的48 MHz高速内部时钟（HICK），25 °C达1 %精度，-40 °C至+105 °C达2.5 %精度，带自动时钟校准（ACC）功能
 - PLL可灵活配置倍频和分频系数
 - 32 kHz晶振（LEXT）
 - 低速内部时钟（LICK）
- **模拟模块**
 - 3个12位5.33 MSPS A/D转换器，多达24个外部输入通道；分辨率12/10/8/6位可调；硬件过采样最高达16位分辨率
 - 温度传感器（V_{TS}）、内部参考电压（V_{INTRV}）、V_{BAT}电池电压监控（V_{BAT/4}）
 - 2个12位D/A转换器
- **DMA**
 - 2个通用型DMA和1个增强型EDMA控制器
 - 合计22通道
- **多达116个快速GPIO端口**
 - 所有GPIO口可以映像到16个外部中断（EXINT）
 - 几乎所有GPIO口可容忍5V输入信号
- **多达18个定时器（TMR）**
 - 多达13个16位和2个32位定时器，每个定时器最长达4个用于输入/输出/PWM/脉冲计数的通道
 - 2个看门狗定时器（一般型WDT和窗口型WWDT）
 - 系统滴答定时器：24位递减计数器
- **ERTC：增强型RTC，具有自动唤醒、闹钟、亚秒级精度、及硬件日历，带校准功能**
- **多达23个通信接口**
 - 多达3个I²C接口，支持SMBus/PMBus
 - 多达4个USART/4个UART接口，支持ISO7816、LIN、IrDA接口、调制解调控制和RS485驱动使能，支持TX/RX可配置引脚互换
 - 多达4个SPI接口（36 M位/秒），4个均可用为I²S接口，其中I²S2/I²S3支持全双工
 - 多达2个CAN接口（2.0B主动）
 - 多达2个OTG全速控制器，设备模式时支持无晶振（Crystal-less）
 - 多达2个SDIO接口
 - 红外发射器（IRTMR）
 - 10/100M以太网MAC（EMAC）：有专用DMA和4 K字节SRAM，支持IEEE 1588，MII/RMII接口（只有AT32F437支持）
- **8~14位数字摄像头并口（DVP）**
- **CRC计算单元**
- **96位的芯片唯一码（UID）**
- **调试模式**
 - 串行线调试（SWD）和JTAG接口
- **温度范围：-40至+105 °C**

■ 封装

- LQFP144 20 x 20 mm
- LQFP100 14 x 14 mm
- LQFP64 10 x 10 mm
- LQFP48 7 x 7 mm
- QFN48 6 x 6 mm

表 1. AT32F435 选型列表

内部闪存存储器	型号
4032 K字节	AT32F435ZMT7 , AT32F435VMT7 , AT32F435RMT7 , AT32F435CMT7 , AT32F435CMU7
1024 K字节	AT32F435ZGT7 , AT32F435VGT7 , AT32F435RGT7 , AT32F435CGT7 , AT32F435CGU7
256 K字节	AT32F435ZCT7 , AT32F435VCT7 , AT32F435RCT7 , AT32F435CCT7 , AT32F435CCU7

表 2. AT32F437 选型列表

内部闪存存储器	型号
4032 K字节	AT32F437ZMT7 , AT32F437VMT7 , AT32F437RMT7
1024 K字节	AT32F437ZGT7 , AT32F437VGT7 , AT32F437RGT7
256 K字节	AT32F437ZCT7 , AT32F437VCT7 , AT32F437RCT7

目录

1	规格说明	13
2	功能简介	18
2.1	ARM®Cortex®-M4 和 FPU.....	18
2.2	存储器	19
2.2.1	内置闪存存储器（Flash）	19
2.2.2	存储器保护单元（MPU）	19
2.2.3	内置随机存取存储器（SRAM）	19
2.2.4	外部存储控制器（XMC）	19
2.2.5	四线串行外设存储器接口（QSPI）	19
2.3	中断	20
2.3.1	嵌套的向量式中断控制器（NVIC）	20
2.3.2	外部中断（EXINT）	20
2.4	电源控制（PWC）	20
2.4.1	供电方案	20
2.4.2	复位和电源电压监测器（POR / LVR / PVM）	20
2.4.3	电压调节器（LDO）	20
2.4.4	低功耗模式	21
2.5	启动模式	21
2.6	时钟	22
2.7	通用输入输出（GPIO）	22
2.8	直接存储器访问控制器（DMA）	22
2.9	定时器（TMR）	23
2.9.1	高级定时器（TMR1，TMR8，和 TMR20）	23
2.9.2	通用定时器（TMR2~5 和 TMR9~14）	24
2.9.3	基本定时器（TMR6 和 TMR7）	24
2.9.4	系统滴答定时器（SysTick）	24

2.10	看门狗（WDT）	24
2.11	窗口型看门狗（WWDT）	24
2.12	增强型实时时钟（ERTC）和电池供电寄存器（BPR）	25
2.13	通信接口	25
2.13.1	串行外设接口（SPI）/内部集成音频接口（I ² S）	25
2.13.2	通用同步/异步收发器（USART）	25
2.13.3	内部集成电路总线（I ² C）	26
2.13.4	安全数字输入/输出接口（SDIO）	26
2.13.5	控制器区域网络（CAN）	26
2.13.6	通用串行总线 On-The-Go 全速（OTGFS）	27
2.13.7	红外发射器（IRTMR）	27
2.13.8	以太网 MAC 接口（EMAC）	27
2.14	数字摄像头并口（DVP）	28
2.15	循环冗余校验（CRC）计算单元	28
2.16	模拟/数字转换器（ADC）	28
2.16.1	温度传感器（V _{TS} ）	29
2.16.2	内部参考电压（V _{INTRV} ）	29
2.16.3	V _{BAT} 电池电压监控（V _{BAT/4} ）	29
2.17	数字/模拟转换器（DAC）	29
2.18	串行线（SWD）/ JTAG 调试接口	29
3	引脚功能定义	30
4	存储器地址映射	45
5	电气特性	46
5.1	测试条件	46
5.1.1	最小和最大数值	46
5.1.2	典型数值	46
5.1.3	典型曲线	46
5.1.4	供电方案	46

5.2	绝对最大值	47
5.2.1	额定值	47
5.2.2	电气敏感性	48
5.3	规格	49
5.3.1	通用工作条件	49
5.3.2	上电和掉电时的工作条件	50
5.3.3	内嵌复位和电源控制模块特性	50
5.3.4	存储器特性	51
5.3.5	供电电流特性	52
5.3.6	外部时钟源特性	61
5.3.7	内部时钟源特性	65
5.3.8	PLL 特性	66
5.3.9	低功耗模式唤醒时间	66
5.3.10	EMC 特性	66
5.3.11	GPIO 端口特性	67
5.3.12	NRST 引脚特性	69
5.3.13	XMC（含 SDRAM）特性	69
5.3.14	TMR 定时器特性	89
5.3.15	SPI/I ² S 接口特性	89
5.3.16	QSPI 接口特性	93
5.3.17	I ² C 接口特性	93
5.3.18	SDIO 接口特性	94
5.3.19	OTGFS 接口特性	95
5.3.20	EMAC 接口特性	96
5.3.21	DVP 接口特性	98
5.3.22	12 位 ADC 特性	99
5.3.23	内部参照电压（V _{INTRV} ）特性	102
5.3.24	温度传感器（V _{TS} ）特性	102
5.3.25	V _{BAT} 电池电压监控特性	103
5.3.26	12 位 DAC 特性	104

6	封装数据	105
6.1	LQFP144 封装	105
6.2	LQFP100 封装	107
6.3	LQFP64 封装	109
6.4	LQFP48 封装	111
6.5	QFN48 封装	113
6.6	封装丝印	114
6.7	热特性	115
7	型号说明	116
8	文档版本历史	117

表目录

表 1. AT32F435 选型列表.....	2
表 2. AT32F437 选型列表.....	2
表 3. AT32F435 系列产品功能和配置	14
表 4. AT32F437 系列产品功能和配置	16
表 5. 启动加载程序（Bootloader）的型号支持和引脚配置.....	21
表 6. 定时器功能比较	23
表 7. USART/UART 功能比较	26
表 8. AT32F435/437 系列引脚定义	34
表 9. XMC 引脚定义	42
表 10. 电压特性	47
表 11. 电流特性.....	47
表 12. 温度特性	47
表 13. ESD 值.....	48
表 14. Latch-up 值.....	48
表 15. 通用工作条件	49
表 16. 通用工作条件中数字电源工作电压及和环境温度条件	49
表 17. 上电和掉电时的工作条件	50
表 18. 内嵌复位和电源控制模块特性	50
表 19. 内部闪存存储器特性	51
表 20. 内部闪存存储器寿命和数据保存期限.....	51
表 21. 运行模式下的典型电流消耗	53
表 22. 睡眠模式下的典型电流消耗	54
表 23. 运行模式下的最大电流消耗	55
表 24. 睡眠模式下的最大电流消耗	56
表 25. 深睡眠和待机模式下的典型和最大电流消耗.....	57
表 26. V_{BAT} 的典型和最大电流消耗.....	58
表 27. 内置外设的电流消耗	59
表 28. HEXT 4 ~ 25 MHz 晶振特性.....	61
表 29. 高速外部用户时钟特性	62
表 30. LEXT 32.768 kHz 晶振特性.....	63

表 31. 低速外部用户时钟特性	64
表 32. HICK 时钟特性	65
表 33. LICK 时钟特性	65
表 34. PLL 特性	66
表 35. 低功耗模式的唤醒时间	66
表 36. EMS 特性.....	66
表 37. GPIO 静态特性	67
表 38. 输出电压特性	68
表 39. 输入交流特性	68
表 40. NRST 引脚特性	69
表 41. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序	70
表 42. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序	71
表 43. 异步总线复用的 PSRAM/NOR 读操作时序	72
表 44. 异步总线复用的 PSRAM/NOR 写操作时序	73
表 45. 同步非总线复用 PSRAM/NOR 读操作时序	75
表 46. 同步非总线复用 PSRAM 写操作时序	76
表 47. 同步总线复用 PSRAM/NOR 读操作时序.....	77
表 48. 同步总线复用 PSRAM 写操作时序	78
表 49. NAND 闪存读写操作时序	79
表 50. PC 卡/CF 卡读写操作时序.....	83
表 51. SDRAM 读操作时序	87
表 52. SDRAM 写操作时序	88
表 53. TMR 定时器特性.....	89
表 54. SPI 特性.....	89
表 55. I ² S 特性.....	91
表 56. SD/MMC 接口特性	94
表 57. OTGFS 启动时间.....	95
表 58. OTGFS 直流特性.....	95
表 59. OTGFS 电气特性.....	95
表 60. EMAC 直流特性.....	96
表 61. EMAC 的 SMI 接口信号动态特性	96
表 62. EMAC 的 RMII 接口信号动态特性	96

表 63. EMAC 的 MII 接口信号动态特性.....	97
表 64. ADC 特性	99
表 65. $f_{ADC} = 80\text{ MHz}$ 时的最大 R_{AIN}	100
表 66. ADC 精度	100
表 67. 内置参照电压特性.....	102
表 68. 温度传感器特性	102
表 69. V_{BAT} 监控特性.....	103
表 70. DAC 特性.....	104
表 71. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据	106
表 72. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装数据	108
表 73. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装数据	110
表 74. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装数据	112
表 75. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装数据.....	113
表 76. 封装的热特性	115
表 77. AT32F435/437 系列型号说明	116
表 78. 文档版本历史	117

图目录

图 1. AT32F435/437 系列功能框图	18
图 2. AT32F435/437 系列 LQFP144 引脚分布	30
图 3. AT32F435/437 系列 LQFP100 引脚分布	31
图 4. AT32F435/437 系列 LQFP64 引脚分布	32
图 5. AT32F435 系列 LQFP48 引脚分布	33
图 6. AT32F435 系列 QFN48 引脚分布	33
图 7. 存储器图（以 AT32F435/437xMx7 为例）	45
图 8. 供电方案	46
图 9. 上电复位和低电压复位的波形图	51
图 10. 调节器在运行模式，LDO 1.2V 时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	57
图 11. 调节器在低功耗模式，LDO 1.0V 时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	57
图 12. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	58
图 13. V_{BAT} 的典型电流消耗（LEXTE 和 ERTCE 开启）在不同的 V_{BAT} 电压时与温度的对比	58
图 14. 使用 8 MHz 晶振的典型应用	61
图 15. 外部高速时钟源的交流时序图	62
图 16. 使用 32.768 kHz 晶振的典型应用	63
图 17. 外部低速时钟源的交流时序图	64
图 18. HICK 时钟精度与温度的对比	65
图 19. 建议的 NRST 引脚保护	69
图 20. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形	70
图 21. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形	71
图 22. 异步总线复用 PSRAM/NOR 读操作波形	72
图 23. 异步总线复用 PSRAM/NOR 写操作波形	73
图 24. 同步非总线复用 PSRAM/NOR 读操作波形	75
图 25. 同步非总线复用 PSRAM 写操作波形	76
图 26. 同步总线复用 PSRAM/NOR 读操作波形	77
图 27. 同步总线复用 PSRAM 写操作波形	78
图 28. NAND 控制器读操作波形	80

图 29. NAND 控制器写操作波形	80
图 30. NAND 控制器在通用存储空间的读操作波形	80
图 31. NAND 控制器在通用存储空间的写操作波形	81
图 32. 通用存储空间读操作的 PC 卡/CF 卡控制器波形	84
图 33. 通用存储空间写操作的 PC 卡/CF 卡控制器波形	84
图 34. 属性存储空间读操作的 PC 卡/CF 卡控制器波形	85
图 35. 属性存储空间写操作的 PC 卡/CF 卡控制器波形	85
图 36. I/O 空间读操作的 PC 卡/CF 卡控制器波形	86
图 37. I/O 空间写操作的 PC 卡/CF 卡控制器波形	86
图 38. SDRAM 读操作波形	87
图 39. SDRAM 写操作波形	88
图 40. SPI 时序图 – 从模式和 CPHA = 0	90
图 41. SPI 时序图 – 从模式和 CPHA = 1	90
图 42. SPI 时序图 – 主模式	90
图 43. I ² S 从模式时序图（Philips 协议）	91
图 44. I ² S 主模式时序图（Philips 协议）	92
图 45. QSPI 时序图	93
图 46. SDIO 高速模式	94
图 47. SD 默认模式	94
图 48. OTGFS 时序：数据信号上升和下降时间定义	95
图 49. EMAC 的 SMI 接口时序图	96
图 50. EMAC 的 RMII 接口时序图	97
图 51. EMAC 的 MII 接口时序图	97
图 52. DVP 时序图	98
图 53. ADC 精度特性	100
图 54. 使用 ADC 典型的连接图	101
图 55. 供电电源和参考电源去耦线路（V _{REF+} 未与 V _{DDA} 相连）	101
图 56. 供电电源和参考电源去耦线路（V _{REF+} 与 V _{DDA} 相连）	101
图 57. V _{TS} 对温度理想曲线图	103
图 58. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图	105
图 59. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图	107

图 60. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图	109
图 61. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图	111
图 62. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图	113
图 63. 丝印示意图.....	114

1 规格说明

AT32F435/437系列微控制器基于高性能的ARM®Cortex®-M4 32位的RISC内核，最高工作频率达到288 MHz，Cortex®-M4内核带有单精度浮点运算单元（FPU），支持所有ARM®单精度数据处理指令和数据类型。它还具有DSP指令和提高应用安全性的存储器保护单元（MPU）。

AT32F435/437系列产品内置高速存储器（高达4032 K字节的内存和最高可配置为512 K字节的SRAM），丰富的GPIO端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受SLIB保护，成为执行代码安全库区。另外AT32F435/437系列产品包含高阶的存储器扩展：1个外部存储器控制器（XMC）（包含SDRAM接口）和2个四线串行外设接口（QSPI）。

AT32F435/437系列产品提供3个12位的ADC、2个12位的DAC、13个通用16位定时器（包括3个用于电机控制的PWM高级定时器）、2个通用32位定时器、1个低功耗ERTC。它们还带有标准和先进的通信接口：多达3个I²C接口、4个SPI接口（可用为I²S接口）、2个SDIO接口、4个USART和4个UART接口、1个红外发射器、2个OTGFS接口、2个CAN接口、1个数字摄像头并行接口（DVP）、和1个以太网MAC接口。

AT32F435/437系列产品可工作于-40 °C至+105 °C的温度范围，供电电压2.6 V至3.6 V，省电模式可达到低功耗应用的要求。

AT32F435/437系列产品提供各种不同封装形式；根据不同的封装形式，其系列产品之间是完全地引脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。

表 3. AT32F435 系列产品功能和配置

型号		AT32F435xxU7			AT32F435xxT7											
		CC	CG	CM	CC	CG	CM	RC	RG	RM	VC	VG	VM	ZC	ZG	ZM
频率（MHz）		288														
内部闪存 ⁽¹⁾⁽²⁾	ZW（K 字节）	256	256	256	256	256	256	256	256	256	256	256	256	256	256	256
	NZW（K 字节）	0	768	3776	0	768	3776	0	768	3776	0	768	3776	0	768	3776
	加总（K 字节）	256	1024	4032	256	1024	4032	256	1024	4032	256	1024	4032	256	1024	4032
SRAM ⁽²⁾ （K 字节）		384（出厂默认），最大可设定为 512														
XMC		-			-			1 ⁽³⁾			1 ⁽⁴⁾⁽⁵⁾			1		
SDRAM		-			-			-			1 ⁽⁴⁾			1		
QSPI		2			2			2			2			2		
定时器	高级	3			3			3			3			3		
	32 位通用	2			2			2			2			2		
	16 位通用	8			8			8			8			8		
	基本	2			2			2			2			2		
	SysTick	1			1			1			1			1		
	WDT	1			1			1			1			1		
	WWDT	1			1			1			1			1		
通信接口	ERTC	1			1			1			1			1		
	I ² C	3			3			3			3			3		
	SPI/I ² S	4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）		
	USART + UART	3 + 4 ⁽⁶⁾			3 + 4 ⁽⁶⁾			4 + 4			4 + 4			4 + 4		
	SDIO	1 ⁽⁷⁾			1 ⁽⁷⁾			2			2			2		
	OTGFS	2			2			2			2			2		
	CAN	2			2			2			2			2		
模拟模块	红外发射器	1			1			1			1			1		
	12 位 ADC 转换器/ 通道数	3														
		10	10			16			16			24				
12 位 DAC 转换器		2														
DVP ⁽⁸⁾		1			1			1			1			1		
GPIO		39			39			53			84			116		
工作温度		-40 °C 至+105 °C														
封装形式		QFN48 6 x 6 mm			LQFP48 7 x 7 mm			LQFP64 10 x 10 mm			LQFP100 14 x 14 mm			LQFP144 20 x 20 mm		

- (1) ZW = 零等待 (zero wait-state), 可达SYSCLK 288 MHz
NZW = 非零等待 (non-zero wait-state)
- (2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用, 以每64 K字节为一个级距配置。
以内部内存加总为256 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下三种配置:
 - ZW: 256 K字节, NZW: 0 K字节, SRAM: 384 K字节; (出厂默认值)
 - ZW: 192 K字节, NZW: 64 K字节, SRAM: 448 K字节;
 - ZW: 128 K字节, NZW: 128 K字节, SRAM: 512 K字节。
 以内部内存加总为1024 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下七种配置:
 - ZW: 512 K字节, NZW: 512 K字节, SRAM: 128 K字节;
 -
 - ZW: 256 K字节, NZW: 768 K字节, SRAM: 384 K字节; (出厂默认值)
 -
 - ZW: 128 K字节, NZW: 896 K字节, SRAM: 512 K字节。
 以内部内存加总为4032 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下七种配置:
 - ZW: 512 K字节, NZW: 3520 K字节, SRAM: 128 K字节;
 -
 - ZW: 256 K字节, NZW: 3776 K字节, SRAM: 384 K字节; (出厂默认值)
 -
 - ZW: 128 K字节, NZW: 3904 K字节, SRAM: 512 K字节。
- (3) LQFP64封装XMC仅支持推动8位模式LCD屏。
- (4) LQFP100封装XMC仅支持片选支持直接连接复用信号的NOR/PSRAM存储器、16位或8位NAND闪存存储器、和SDRAM。封装没有Port G, 因此中断线无法使用。
- (5) LQFP100封装XMC透过外加锁存器件可连接非复用信号的PSRAM和SRAM, 请参见应用笔记AN0068。
- (6) LQFP48和QFN48封装无UART8, USART6因缺少CK引脚, 只能作UART使用。
- (7) LQFP48和QFN48封装SDIO1/2仅可选用一组使用, 其中SDIO2最高支持4位(D0~D3)模式。
- (8) 仅LQFP144封装支持最高14位模式, LQFP48和QFN48封装仅支持8位模式, LQFP100和LQFP64封装支持最高12位模式。

表 4. AT32F437 系列产品功能和配置

型号		AT32F437xxT7								
		RC	RG	RM	VC	VG	VM	ZC	ZG	ZM
频率（MHz）		288								
内部闪存 ⁽¹⁾⁽²⁾	ZW（K 字节）	256	256	256	256	256	256	256	256	256
	NZW（K 字节）	0	768	3776	0	768	3776	0	768	3776
	加总（K 字节）	256	1024	4032	256	1024	4032	256	1024	4032
SRAM ⁽²⁾ （K 字节）		384（出厂默认），最大可设定为 512								
XMC		1 ⁽³⁾			1 ⁽⁴⁾⁽⁵⁾			1		
SDRAM		-			1 ⁽⁴⁾			1		
QSPI		2			2			2		
定时器	高级	3			3			3		
	32 位通用	2			2			2		
	16 位通用	8			8			8		
	基本	2			2			2		
	SysTick	1			1			1		
	WDT	1			1			1		
	WWDT	1			1			1		
	ERTC	1			1			1		
通信接口	I ² C	3			3			3		
	SPI/I ² S	4/4（2 个全双工）			4/4（2 个全双工）			4/4（2 个全双工）		
	USART + UART	4 + 4			4 + 4			4 + 4		
	SDIO	2			2			2		
	OTGFS	2			2			2		
	CAN	2			2			2		
	以太网 MAC	1			1			1		
	红外发射器	1			1			1		
模拟模块	12 位 ADC 转换器/ 通道数	3								
		16			16			24		
	12 位 DAC 转换器	2								
DVP ⁽⁶⁾		1			1			1		
GPIO		53			84			116		
工作温度		-40 °C 至+105 °C								
封装形式		LQFP64 10 x 10 mm			LQFP100 14 x 14 mm			LQFP144 20 x 20 mm		


- (1) ZW = 零等待 (zero wait-state), 可达SYSCLK 288 MHz
NZW = 非零等待 (non-zero wait-state)
- (2) 透过用户系统数据设置支持内部闪存存储器和SRAM分配使用, 以每64 K字节为一个级距配置。
以内部内存加总为256 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下三种配置:
 - ZW: 256 K字节, NZW: 0 K字节, SRAM: 384 K字节; (出厂默认值)
 - ZW: 192 K字节, NZW: 64 K字节, SRAM: 448 K字节;
 - ZW: 128 K字节, NZW: 128 K字节, SRAM: 512 K字节。
 以内部内存加总为1024 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下七种配置:
 - ZW: 512 K字节, NZW: 512 K字节, SRAM: 128 K字节;
 -
 - ZW: 256 K字节, NZW: 768 K字节, SRAM: 384 K字节; (出厂默认值)
 -
 - ZW: 128 K字节, NZW: 896 K字节, SRAM: 512 K字节。
 以内部内存加总为4032 K字节的产品为例, 内部闪存存储器和SRAM可以设置为以下七种配置:
 - ZW: 512 K字节, NZW: 3520 K字节, SRAM: 128 K字节;
 -
 - ZW: 256 K字节, NZW: 3776 K字节, SRAM: 384 K字节; (出厂默认值)
 -
 - ZW: 128 K字节, NZW: 3904 K字节, SRAM: 512 K字节。
- (3) LQFP64封装XMC仅支持推动8位模式LCD屏。
- (4) LQFP100封装XMC仅支持片选支持直接连接复用信号的NOR/PSRAM存储器、16位或8位NAND闪存存储器、和SDRAM。封装没有Port G, 因此中断线无法使用。
- (5) LQFP100封装XMC透过外加锁存器件可连接非复用信号的PSRAM和SRAM, 请参见应用笔记AN0068。
- (6) 仅LQFP144封装支持最高14位模式, LQFP100和LQFP64封装支时最高12位模式。

2 功能简介

2.1 ARM®Cortex®-M4 和 FPU

ARM® Cortex®-M4是最新一代的嵌入式ARM®内核处理器，它是一款32位的RISC高性能处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。它配有单精度FPU（浮点单元）可加速浮点运算需求并防止饱和。[图1](#)是AT32F435/437系列产品的功能框图。

图 1. AT32F435/437 系列功能框图



2.2 存储器

2.2.1 内置闪存存储器（Flash）

内置高达4032 K字节的内部闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下，又顾及其客户便于进行二次开发而设计的。加速寄存器位NZW_BST使能后可整体提升NZW区代码执行效能，但需注意AHB最高时钟频率较禁能时低，使用时请遵照表15之限制。

片上另有18 K字节的启动程序代码区，启动加载程序（Bootloader）存放于其中。

另外内部包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能，其中访问保护有2个级别可配置。

2.2.2 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多8个保护区组成，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常是一个RTOS（实时操作系统）。

2.2.3 内置随机存取存储器（SRAM）

默认384 K字节的内置SRAM，可设置最高达512 K字节。CPU能以零等待周期访问（读/写）。

2.2.4 外部存储控制器（XMC）

AT32F435/437系列集成了外部存储控制器模块（XMC）。它具有4个片选输出，支持CF卡、SRAM、PSRAM、NOR闪存、NAND闪存和SDRAM。

主要功能：

- 8位和16位数据总线宽度；
- 读FIFO，用于SDRAM控制器；
- 写FIFO。

XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。

2.2.5 四线串行外设存储器接口（QSPI）

AT32F435/437系列产品内置2个四线串行外设接口（QSPI），是一种专用的通信接口，连接单、双、或四条数据线的SPI闪存存储器或SPI RAM。可工作于间接模式（使用寄存器执行全部操作）、状态轮询模式、或地址映射模式，最高映射256 M字节的外部闪存存储器或RAM。QSPI允许字节、半字和字访问，支持芯片内执行（XIP）操作，并完全可编程操作码和帧格式。

2.3 中断

2.3.1 嵌套的向量式中断控制器（NVIC）

AT32F435/437系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex®-M4内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断（EXTINT）

外部中断（EXTINT）与NVIC直接连接，EXTINT包含22个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制（PWC）

2.4.1 供电方案

- $V_{DD} = 2.6 \sim 3.6 \text{ V}$: V_{DD} 引脚为GPIO引脚和内部LDO等内部模块供电。
- $V_{DDA} = 2.6 \sim 3.6 \text{ V}$: 为ADC和DAC供电。 V_{DDA} 和 V_{SSA} 必须分别连接到 V_{DD} 和 V_{SS} 。
- $V_{BAT} = 1.62 \sim 3.6 \text{ V}$: V_{BAT} 引脚允许从外部电池、外部超级电容器为器件的 V_{BAT} 域供电，或当没有外部电池及外部超级电容器时从 V_{DD} 供电。当没有 V_{DD} 存在时， V_{BAT} 引脚（通过内部电源切换器）为ERTC、外部32 kHz晶振（LEXT）和电池供电寄存器（BPR）供电。

2.4.2 复位和电源电压监测器（POR / LVR / PVM）

本产品内部集成了上电复位（POR）和低电压复位（LVR）电路，该电路始终处于工作状态，可使器件在供电超过2.6 V时工作；当 V_{DD} 压降低于规定阈值（ V_{LVR} ）时，置器件于复位状态，而不必使用外部复位电路。

产品中还包含一个电源电压监测器（PVM），它监视 V_{DD} 供电并与阈值 V_{PVM} 比较，当 V_{DD} 低于或高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调节器（LDO）

LDO有三个操作模式：正常模式、低功耗模式、和关断模式。

- 正常模式：用于正常的运行操作并可用于CPU的深睡眠模式；
- 低功耗模式：可用于CPU的深睡眠模式；
- 关断模式：用于CPU的待机模式。LDO的输出为高阻状态，内核电路的供电切断，寄存器和SRAM的内容将丢失。

该LDO在复位后处于正常模式工作状态。

LDO另有输出电压调整功能，除默认的1.2 V外，支持1.3/1.1/1.0 V软件可调，提供效能及功耗之间最大适应可能。不同LDO电压适应AHB时钟最高频率见表15。使用者须遵照AT32F435/437系列参考手册进行正确的LDO电压切换与系统时钟设置步骤。

2.4.4 低功耗模式

AT32F435/437系列产品支持三种低功耗模式：

- 睡眠模式（Sleep）

在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

- 深睡眠模式（Deepsleep）

深睡眠模式下可以实现低功耗，同时保持SRAM和寄存器的内容。此时，LDO供电域中的所有时钟都会停止，PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式并调整输出电压。

可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒，EXINT信号可以是16个外部GPIO口之一、PVM的输出、ERTC闹钟/唤醒/入侵检测/时间戳事件、OTGFS或以太网MAC的唤醒信号。

- 待机模式（Standby）

在待机模式下可以达到最低的电能消耗。内部的LDO被关闭，因此所有内部LDO供电被切断，PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后，SRAM和寄存器的内容将消失，但电池供电寄存器的内容仍然保留，待机电路仍工作。

从待机模式退出的条件是：NRST上的外部复位信号、WDT复位、WKUPx引脚上的一个上升边沿或ERTC的闹钟/唤醒/入侵检测/时间戳事件。

注：在进入深睡眠或待机模式时，ERTC对应的时钟不会被停止。WDT视用户系统数据设置决定。

2.5 启动模式

在启动时，通过对启动引脚设置可以选择三种启动模式中的一种：

- 从程序内部闪存存储器启动。对于AT32F435/437xG/xM，用户可以选择从任意一个内部闪存储块启动。默认选择片1（Bank 1），也可以设置用户系统数据从而选择片2（Bank 2）；
- 从启动程序代码区启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于启动程序代码区中，可以通过USART1，USART2，USART3，OTGFS1，或OTGFS2对闪存重新编程。表5提供启动加载程序（Bootloader）对AT32F435/437的型号支持和引脚配置。

表 5. 启动加载程序（Bootloader）的型号支持和引脚配置

外设	适用型号	对应引脚
USART1	全部型号	PA9: USART1_TX PA10: USART1_RX
USART2	AT32F435ZxT7, AT32F435VxT7 AT32F437ZxT7, AT32F437VxT7	PD5: USART2_TX PD6: USART2_RX
	其它型号	PA2: USART2_TX PA3: USART2_RX
USART3	AT32F435ZxT7, AT32F435VxT7, AT32F435RxT7 AT32F437ZxT7, AT32F437VxT7, AT32F437RxT7	PC10: USART3_TX PC11: USART3_RX
	其它型号	PB10: USART3_TX PB11: USART3_RX

外设	适用型号	对应引脚
OTGFS1	全部型号	PA11: OTGFS1_D- PA12: OTGFS1_D+
OTGFS2	全部型号	PB14: OTGFS2_D- PB15: OTGFS2_D+

2.6 时钟

系统时钟在复位后，高速内部48 MHz时钟（HICK）经6分频后（8 MHz）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1和APB2）的频率。AHB的最高频率是288 MHz，APB的最高频率为144 MHz。

另外，AT32F435/437系列产品内嵌一个特别的自动时钟校准（ACC）模块，高速内部时钟HICK 48 MHz可被此模块校准，可保证在整个芯片可操作温度范围内HICK的最佳准确度。

2.7 通用输入输出（GPIO）

每个GPIO引脚都可以由软件配置成输出（推挽或开漏、带或不带上拉/下拉）、输入（浮空、带或不带上拉/下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存器。

2.8 直接存储器访问控制器（DMA）

AT32F435/437系列产品具有两个通用DMA（DMA1和DMA2）加上一个增强型EDMA共22个通道。它们能够管理存储器到存储器、外设到存储器、存储器到外设的传输。它们具有用于APB/AHB外设的专用FIFO，支持突发传输，其设计可提供最大外设带宽（AHB/APB）。

DMA/EDMA控制器支持循环缓冲区管理，当控制器到达缓冲区末尾时，无需专门代码。EDMA控制器还有双缓冲特性，可自动使用和切换两个存储器缓冲，而不需要特殊代码。

每个数据通道都与专用的硬件DMA/EDMA请求相连，同时支持软件触发。通过软件进行相关配置，并且数据源和数据目标之间传输的数据量不受限制。

DMA/EDMA可以用于主要的外设：SPI和I²S，I²C，USART，高级、通用和基本定时器TMRx，DAC，SDIO，ADC，DVP，和QSPI。

2.9 定时器（TMR）

AT32F435/437系列产品包含最多3个高级定时器、10个通用定时器和2个基本定时器，以及1个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 6. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TMR1 TMR8 TMR20	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	3
通用	TMR2 TMR5	32 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR3 TMR4	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR9 TMR12	16 位	递增	1~65536 之间的 任意整数	无	2	无
	TMR10 TMR11 TMR13 TMR14	16 位	递增	1~65536 之间的 任意整数	无	1	无
基本	TMR6 TMR7	16 位	递增	1~65536 之间的 任意整数	有	无	无

2.9.1 高级定时器（TMR1，TMR8，和 TMR20）

三个高级定时器（TMR1，TMR8，和TMR20）可以被看成是分配到6个通道的三相PWM发生器，它具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生PWM（边缘或中心对齐模式）
- 单周期输出

配置为16位通用定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力（0~100 %）。

在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件链接功能。

2.9.2 通用定时器（TMR2~5 和 TMR9~14）

AT32F435/437系列产品中，内置了多达10个可同步运行的定时器。

● TMR2, TMR3, TMR4和TMR5

AT32F435/437系列内置了多达4个通用定时器（TMR2, TMR3, TMR4和TMR5）。TMR2和TMR5是基于一个32位动加载递加/递减计数器和一个16位的预分频器。而TMR3和TMR4是基于一个16位动加载递加/递减计数器和一个16位的预分频器。这些定时器在最大的封装配置中可提供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。

● TMR9和TMR12

TMR9和TMR12都有一个16位的自动加载递加计数器、一个16位的预分频器和2个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

● TMR10, TMR11, TMR13和TMR14

这些定时器都有一个16位的自动加载递加计数器、一个16位的预分频器和1个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器（TMR2, TMR3, TMR4和TMR5）同步。它们也可以用作简单的定时器。

2.9.3 基本定时器（TMR6 和 TMR7）

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。

2.9.4 系统滴答定时器（SysTick）

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它包含以下述功能：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

2.10 看门狗（WDT）

看门狗由一个12位的递减计数器和一个8位的预分频器所组成，它由低速内部LICK提供时钟；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下，计数器可以被冻结。

2.11 窗口型看门狗（WWDT）

窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

2.12 增强型实时时钟（ERTC）和电池供电寄存器（BPR）

电池供电域包括：

- 增强型实时时钟（ERTC）
- 20个32位电池供电寄存器（BPR）

增强型实时时钟（ERTC）是一个独立的BCD定时器/计数器。它支持下列功能：

- 日历具有秒、分、小时（12或24小时格式）、星期几、日、月、年，格式为BCD（二进制十进制数）。
- 提供二进制格式的亚秒值。
- 自动调整每月的天数为28、29（闰年）、30、还是31天。
- 可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
- 为补偿天然石英的偏差，可通过512 Hz的外部输出对ERTC进行校准。

两个闹钟寄存器用于在特定的时间生成闹钟，可单独屏蔽日历字段以比较闹钟。为生成周期性中断，使用了分辨率可编程的16位可编程二进制自动重载递减计数器，可从每隔120 μ s至每隔36小时自动唤醒和周期性闹钟。其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。20位的预分频器用于时间基准时钟。默认情况下，它被配置为从32.768 kHz时钟生成1秒的时间基准。

电池供电寄存器（BPR）为32位寄存器存储80字节的用户应用数据。电池供电寄存器不会在系统复位或电源复位时复位，也不会再器件从待机模式唤醒时复位。

ERTC和BPR通过开关供电，当V_{DD}电源存在时，该开关选择V_{DD}供电，否则选择由V_{BAT}引脚供电。

2.13 通信接口

2.13.1 串行外设接口（SPI）/内部集成音频接口（I²S）

多达4个SPI接口，在从或主模式下，全双工和半双工的通信速率可达36兆位/秒。3位的预分频器可产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

SPI接口可配置为TI模式工作，用于主模式和从模式的通信。

4个标准的I²S接口（与SPI复用）可以在主或从模式下工作于半双工，以及I²S2和I²S3全双工模式。这4个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC（解码器）。所有I²S均可使用DMA控制器。

2.13.2 通用同步/异步收发器（USART）

AT32F435/437系列产品中，内置了4个通用同步/异步收发器（USART1，USART2，USART3和USART6），和4个通用异步收发器（UART4，UART5，UART7和UART8）。

这8个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。这8个接口接口通信速率均可达9兆位/秒。

USART1，USART2，USART3和USART6接口还提供了具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类似SPI通信模式。所有接口都可以使用DMA操作。

表 7. USART/UART 功能比较

USART/UART 功能	USART1	USART2	USART3	UART4	UART5	USART6	UART7	UART8
调制解调器的硬件流控	支持	支持	支持	-	-	支持	-	-
使用 DMA 连续通信	支持	支持	支持	支持	支持	支持	支持	支持
多处理器通信	支持	支持	支持	支持	支持	支持	支持	支持
同步模式	支持	支持	支持	-	-	支持	-	-
智能卡模式	支持	支持	支持	-	-	支持	-	-
单线半双工通	支持	支持	支持	支持	支持	支持	支持	支持
红外 IrDA SIR 编解码	支持	支持	支持	支持	支持	支持	支持	支持
LIN 模式	支持	支持	支持	支持	支持	支持	支持	支持
TX/RX 交换	支持	支持	支持	支持	支持	支持	支持	支持
RS-485 驱动使能	支持	支持	支持	-	-	支持	-	-

2.13.3 内部集成电路总线（I²C）

多达3个I²C总线接口，能够工作于多主模式或从模式。它们支持标准模式（standard mode，最高100 kHz）、快速模式（fast mode，最高400 kHz）、和增强快速模式（fast mode plus，最高1 MHz），部分GPIO支持超高电流吸入能力20 mA。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.13.4 安全数字输入/输出接口（SDIO）

2个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位（默认）、4位和8位。在8位模式下，该接口可以使数据传输速率达到48 MHz，该接口兼容SD存储卡规范2.0版。

SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前版本的卡。

除了SD/SDIO/MMC/eMMC，这个接口完全与CE-ATA数字协议版本1.1兼容。

2.13.5 控制器区域网络（CAN）

2个CAN接口兼容规范2.0A和2.0B（主动），位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。每个CAN具有3个发送邮箱，2个具3级深度的接收FIFO，和28个可调节的滤波器。每个CAN都分配有368字节的专用SRAM，此专用SRAM不和另一个CAN或其他硬件外设共享。

2.13.6 通用串行总线 On-The-Go 全速（OTGFS）

AT32F435/437内置2个集成了收发器的OTG全速（12 Mb/s）设备和主机模式控制模块。OTGFS模块兼容USB2.0和OTG1.3协议。它具有可由软件配置的端点设置，并支持挂起/恢复机制。OTGFS模块专用的48 MHz时钟由内部主PLL产生，用作设备模式也可直接来自48 MHz HICK时钟源。

每个OTGFS模块特性有：

- 专用的1280字节SRAM（不和另一OTGFS模块或其他任何外设共享）
- 8个IN + 8个OUT端点（包含端点0，设备模式）
- 16个通道（主机模式）
- SOF输出
- 兼容USB2.0协议，提供以下传输速率：
 - 主机模式：全速和低速
 - 设备模式：全速

2.13.7 红外发射器（IRTMR）

AT32F435/437系列产品提供了红外发射器。基于TMR10、USART1、或USART2与TMR11间的内部连接。TMR11用于提供载波频率，TMR10、USART1、或USART2提供要发送的主信号。红外输出信号在PB9或PA13上可用。

为生成红外遥控信号，必须正确配置TMR10通道1和TMR11通道1以生成正确的波形。所有标准IR脉冲调制模式都可通过编程两个定时器输出比较通道获得。

2.13.8 以太网 MAC 接口（EMAC）

此外设只有AT32F437系列产品支持。

AT32F437芯片提供兼容IEEE-802.3-2002的媒体访问控制器（MAC），通过业界标准的媒体独立接口（MII）或减少的媒体独立接口（RMII）提供以太网LAN通信。AT32F437芯片需要外接物理接口器件（PHY）来连接物理的LAN总线（双绞线，光纤等）。PHY通过17根信号线（MII接口）或9根信号线（RMII接口）来连接AT32F435/437芯片的EMAC接口，并通过AT32F435/437芯片输出的25 MHz（MII接口）或50 MHz（RMII接口）时钟信号来驱动。

以太网MAC接口片具有以下特性：

- 支持10 M和100 Mbit/s的通讯率
- 使用专用的DMA控制器，以提供在专用SRAM和描述符之间的高速数据传输
- 支持带标签的MAC帧（支持VLAN）
- 支持半双工（CSMA/CD）和全双工操作
- 支持MAC控制子层（控制帧）
- 32位CRC生成和去除
- 物理和多播地址的多种地址过滤模式（多播和组播地址）
- 每个传送和接收帧的32位状态码
- 内置FIFO用于帧的传输和接收。发送FIFO和接收FIFO各有2 K字节，共4 K字节
- 支持兼容IEEE 1588的硬件PTP协议（精密时间协议），时间戳比较输出连接到TMR2的触发输入
- 当系统时间大于目标时间时触发中断

2.14 数字摄像头并口（DVP）

AT32F435/437内置有数字摄像头接口，可通过8位至14位并行接口与数字摄像头模块连接以接收视频数据。该摄像头接口可支持的数据传输速率可在54 MHz时高达54兆字节/秒。它具有以下特性：

- 输入像素时钟和同步信号的可编程极性
- 并行数据通信可为8、10、12、14位
- 支持8位逐行视频单色或原始拜尔格式、YCbCr 4:2:2逐行视频、RGB 565逐行视频、或压缩数据（如JPEG）
- 连续模式或快照（单帧）模式
- 自动裁剪图像的能力
- 灰阶影像二值化转换

2.15 循环冗余校验（CRC）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。

2.16 模拟/数字转换器（ADC）

AT32F435/437系列产品内嵌3个12位的模拟/数字转换器（ADC），具有以下功能：

- 可配置12位、10位、8位、或6位分辨率，带自校准功能
- 5.33 MSPS的12位分辨率最高转换率，可通过降低分辨率来缩短转换时间
- 共享多达24个外部通道
- 3个内部专用通道：内部温度传感器（ V_{TS} ）、内部参考电压（ V_{INTRV} ）、和 V_{BAT} 监测（ $V_{BAT}/4$ ）
- 可独立设置各通道采样时间
- 2到256倍硬件过采样，最高达等效16位分辨率
- 转换可通过以下方式启动：
 - 通过软件启动普通转换和抢占转换
 - 通过极性可配置的硬件触发器（内部定时器事件或GPIO输入事件）启动普通转换和抢占转换
- 转换模式：
 - ADC可转换单个通道，也可一系列通道序列转换
 - 序列模式会在每次触发时对选定的输入执行一次转换
 - 反复模式可连续转换选定的输入
 - 分割模式
- 单从机或双从机下ADC之间同时模式或位移模式转换的控制
- 电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断
- 所有ADC都可以使用DMA操作

2.16.1 温度传感器 (V_{TS})

温度传感器产生一个随温度线性变化的电压 V_{TS} 。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于工艺不同，温度传感器的偏移因芯片而异，因此内部温度传感器主要适合检测温度变化的应用，而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器部分。

2.16.2 内部参考电压 (V_{INTRV})

内部参考电压 (V_{INTRV}) 为ADC提供了一个稳定的电压输出。 V_{INTRV} 内部连接到ADC1_IN17输入通道。

2.16.3 V_{BAT} 电池电压监控 ($V_{BAT}/4$)

此嵌入式的硬件使用内部ADC通道ADC1_IN18测量 V_{BAT} 电池电压。因为 V_{BAT} 电压可能高于 V_{REF+} 或 V_{DDA} ，超出ADC的输入范围，所以 V_{BAT} 引脚内部连至除4的桥，转换出的数字值为 V_{BAT} 电压的1/4。

2.17 数字/模拟转换器 (DAC)

两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压输出。

DAC具有下述功能：

- 两个DAC转换器：各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC通道独立或同时转换
- 每个通道都可使用DMA功能
- 外部触发进行转换
- 输入参考电压为 V_{REF+}

AT32F435/437系列产品中有数个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。

2.18 串行线 (SWD) / JTAG 调试接口

内嵌的ARM® SWJ-DP接口，这是一个由串行线和JTAG调试端口结合而成，可以实现要连接到目标的串行线调试接口或JTAG接口。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共享引脚。

3 引脚功能定义

图 2. AT32F435/437 系列 LQFP144 引脚分布




图 3. AT32F435/437 系列 LQFP100 引脚分布




图 4. AT32F435/437 系列 LQFP64 引脚分布




图 5. AT32F435 系列 LQFP48 引脚分布





图 6. AT32F435 系列 QFN48 引脚分布



下表为AT32F435/437系列引脚定义，“-”表示对应封装下没有该引脚。除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明，否则在复位期间和复位后所有GPIO都设为浮空输入。引脚复用是通过GPIOx_MUXx寄存器选择功能，附加功能是通过外设寄存器直接选择/启用的功能。

表 8. AT32F435/437 系列引脚定义

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	1	1	PE2	I/O	FT	TMR3_EXT / SPI4_SCK / I2S4_CK / TMR20_CH1 / QSPI1_IO2 / XMC_SDNCAS / EMAC_MII_TXD3 / XMC_A23	-
-	-	2	2	PE3	I/O	FT	TMR3_CH1 / TMR20_CH2 / XMC_A19 / DVP_D9	-
-	-	3	3	PE4	I/O	FT	CLKOUT1 / TMR3_CH2 / SPI4_CS / I2S4_WS / TMR20_CH1C / XMC_A20 / DVP_D4	-
-	-	4	4	PE5	I/O	FT	TMR3_CH3 / TMR9_CH1 / SPI4_MISO / TMR20_CH2C / XMC_A21 / DVP_D6	-
-	-	5	5	PE6	I/O	FT	TMR3_CH4 / TMR9_CH2 / SPI4_MOSI / I2S4_SD / TMR20_CH3C / XMC_SDNRAS / XMC_A22 / DVP_D7	-
1	1	6	6	V _{BAT}	S	-	电池供电电源	
2	2	7	7	PC13 ⁽⁴⁾⁽⁵⁾	I/O	FT	-	ERTC_AF1 / WKUP2
3	3	8	8	PC14 / LEXT_IN (PC14) ⁽⁴⁾⁽⁵⁾	I/O	TC	-	LEXT_IN
4	4	9	9	PC15 / LEXT_OUT (PC15) ⁽⁴⁾⁽⁵⁾	I/O	TC	-	LEXT_OUT
-	-	-	10	PF0	I/O	FT	I2C2_SDA / XMC_A0	
-	-	-	11	PF1	I/O	FT	I2C2_SCL / XMC_A1	
-	-	-	12	PF2	I/O	FT	TMR20_CH3 / I2C2_SMBA / XMC_A2	
-	-	-	13	PF3	I/O	FTa	TMR20_CH4 / XMC_A3	ADC3_IN9
-	-	-	14	PF4	I/O	FTa	TMR20_CH1C / XMC_A4	ADC3_IN14
-	-	-	15	PF5	I/O	FTa	TMR20_CH2C / XMC_A5	ADC3_IN15
-	-	10	16	V _{SS}	S	-	数字地	
-	-	11	17	V _{DD}	S	-	数字电源	
-	-	-	18	PF6	I/O	FTa	TMR10_CH1 / TMR20_CH4 / UART7_RX / QSPI1_IO3 / XMC_NIORD	ADC3_IN4
-	-	-	19	PF7	I/O	FTa	TMR11_CH1 / TMR20_BRK / UART7_TX / QSPI1_IO2 / XMC_NREG	ADC3_IN5
-	-	-	20	PF8	I/O	FTa	TMR13_CH1 / QSPI1_IO0 / XMC_NIOWR	ADC3_IN6
-	-	-	21	PF9	I/O	FTa	TMR14_CH1 / TMR20_BRK / QSPI1_IO1 / XMC_CD	ADC3_IN7
-	-	-	22	PF10	I/O	FTa	TMR1_EXT / TMR5_CH4 / QSPI1_SCK / XMC_INTR / DVP_D11	ADC3_IN8

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
5	5	12	23	PH0 / HEXT_IN (PH0)	I/O	TC	I2C1_SDA	HEXT_IN
6	6	13	24	PH1 / HEXT_OUT (PH1)	I/O	TC	I2C1_SCL	HEXT_OUT
7	7	14	25	NRST	I/O	R	器件复位输入/ 内部复位输出 (低电平有效)	
-	8	15	26	PC0	I/O	FTa	I2C3_SCL / UART7_TX / SDIO2_D0 / XMC_SDNWE	ADC123_IN10 ⁽⁶⁾
-	9	16	27	PC1	I/O	FTa	I2C3_SDA / SPI3_MOSI / I2S3_SD / SPI2_MOSI / I2S2_SD / UART7_RX / SDIO2_D1 / EMAC_MDC	ADC123_IN11 ⁽⁶⁾
-	10	17	28	PC2	I/O	FTa	TMR20_CH2 / SPI2_MISO / I2S2_SDEXT / UART8_TX / SDIO2_D2 / EMAC_MII_TXD2 / XMC_SDCS0 / XMC_NWE	ADC123_IN12 ⁽⁶⁾
-	11	18	29	PC3	I/O	FTa	SPI2_MOSI / I2S2_SD / UART8_RX / QSPI2_IO1 / SDIO2_D3 / EMAC_MII_TX_CLK / XMC_SDCKE0 / XMC_A0	ADC123_IN13 ⁽⁶⁾
-	-	19	30	未连接				
8	12	20	31	V _{SSA} / V _{REF-}	S	-	模拟地 / 负参考电压	
-	-	21	32	V _{REF+}	S	-	正参考电压	
-	-	22	33	V _{DDA}	S	-	模拟电源	
9	13	-	-	V _{DDA} / V _{REF+}	S	-	模拟电源 / 正参考电压	
10	14	23	34	PA0	I/O	FTa	TMR2_CH1 / TMR2_EXT / TMR5_CH1 / TMR8_EXT / I2C2_SCL / USART2_CTS / UART4_TX / EMAC_MII_CRS	ADC123_IN0 ⁽⁶⁾ / ERTC_AF2 / WKUP1
11	15	24	35	PA1	I/O	Fta	TMR2_CH2 / TMR5_CH2 / I2C2_SDA / SPI4_MOSI / I2S4_SD / USART2_RTS_DE / UART4_RX / QSPI1_IO3 / EMAC_MII_RX_CLK / EMAC_RMII_REF_CLK	ADC123_IN1 ⁽⁶⁾
12	16	25	36	PA2	I/O	Fta	TMR2_CH3 / TMR5_CH3 / TMR9_CH1 / USART2_TX / SDIO2_CK / EMAC_MDIO / XMC_D4	ADC123_IN2
13	17	26	37	PA3	I/O	Fta	TMR2_CH4 / TMR5_CH4 / TMR9_CH2 / I2S2_MCK / USART2_RX / QSPI2_IO3 / SDIO2_CMD / EMAC_MII_COL / XMC_D5	ADC123_IN3
-	18	27	38	V _{SS}	S	-	数字地	
-	19	28	39	V _{DD}	S	-	数字电源	
14	20	29	40	PA4	I/O	Fta	SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART2_CK / USART6_TX / SDIO2_D4 / SDIO2_D0 / OTGFS2_SOF / DVP_HSYNC / XMC_D6	ADC12_IN4 / DAC1_OUT
15	21	30	41	PA5	I/O	Fta	TMR2_CH1 / TMR2_EXT / TMR8_CH1C / SPI1_SCK / I2S1_CK / USART6_RX / QSPI2_IO2 / SDIO2_D5 / SDIO2_D1 / XMC_D7	ADC12_IN5 / DAC2_OUT

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
16	22	31	42	PA6	I/O	Fta	TMR1_BRK / TMR3_CH1 / TMR8_BRK / SPI1_MISO / I2S2_MCK / USART3_CTS / TMR13_CH1 / QSPI1_IO0 / SDIO2_D2 / SDIO1_CMD / DVP_PCLK / SDIO2_D6	ADC12_IN6
17	23	32	43	PA7	I/O	Fta	TMR1_CH1C / TMR3_CH2 / TMR8_CH1C / SPI1_MOSI / I2S1_SD / TMR14_CH1 / QSPI1_IO1 / EMAC_MII_RX_DV / EMAC_RMII_CRS_DV / XMC_SDNWE / SDIO2_D3 / SDIO2_D7	ADC12_IN7
-	24	33	44	PC4	I/O	Fta	TMR9_CH1 / I2S1_MCK / USART3_TX / QSPI1_IO2 / EMAC_MII_RXD0 / EMAC_RMII_RXD0 / XMC_SDCS0 / SDIO2_CK / XMC_NE4	ADC12_IN14
-	25	34	45	PC5	I/O	Fta	TMR9_CH2 / I2C1_SMBA / USART3_RX / QSPI1_IO3 / EMAC_MII_RXD1 / EMAC_RMII_RXD1 / XMC_SDCKE0 / SDIO2_CMD / XMC_NOE	ADC12_IN15
18	26	35	46	PB0	I/O	Fta	TMR1_CH2C / TMR3_CH3 / TMR8_CH2C / I2S1_MCK / USART2_RX / SPI3_MOSI / I2S3_SD / USART3_CK / QSPI2_IO0 / QSPI1_IO0 / EMAC_MII_RXD2 / SDIO1_D1	ADC12_IN8
19	27	36	47	PB1	I/O	Fta	TMR1_CH3C / TMR3_CH4 / TMR8_CH3C / SPI2_SCK / I2S2_CK / USART3_RTS_DE / QSPI1_SCK / QSPI2_SCK / EMAC_MII_RXD3 / SDIO1_D2	ADC12_IN9
20	28	37	48	PB2 / BOOT1 (PB2)	I/O	FT	TMR2_CH4 / TMR20_CH1 / I2C3_SMBA / SPI3_MOSI / I2S3_SD / QSPI1_SCK / SDIO1_CK	-
-	-	-	49	PF11	I/O	FT	TMR20_EXT / TMR8_EXT / XMC_SDNRAS / DVP_D12	-
-	-	-	50	PF12	I/O	FT	TMR20_CH1 / TMR8_BRK / XMC_A6	-
-	-	-	51	V _{SS}	S	-	数字地	
-	-	-	52	V _{DD}	S	-	数字电源	
-	-	-	53	PF13	I/O	FT	TMR20_CH2 / I2C3_SMBA / XMC_A7	-
-	-	-	54	PF14	I/O	FTf	TMR20_CH3 / I2C3_SCL / XMC_A8	-
-	-	-	55	PF15	I/O	FTf	TMR20_CH4 / I2C3_SDA / XMC_A9	-
-	-	-	56	PG0	I/O	FT	TMR20_CH1C / SPI1_MISO / CAN1_RX / XMC_A10	-
-	-	-	57	PG1	I/O	FT	TMR20_CH2C / SPI1_MOSI / I2S1_SD / CAN1_TX / XMC_A11	-
-	-	38	58	PE7	I/O	FT	TMR1_EXT / UART7_RX / QSPI2_IO0 / XMC_D4	-
-	-	39	59	PE8	I/O	FT	TMR1_CH1C / UART4_TX / UART7_TX / QSPI2_IO1 / XMC_D5	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	40	60	PE9	I/O	FT	TMR1_CH1 / UART4_RX / QSPI2_IO2 / XMC_D6	-
-	-	-	61	V _{SS}	S	-	数字地	
-	-	-	62	V _{DD}	S	-	数字电源	
-	-	41	63	PE10	I/O	FT	TMR1_CH2C / UART5_TX / QSPI2_IO3 / XMC_D7	-
-	-	42	64	PE11	I/O	FT	TMR1_CH2 / SPI4_CS / I2S4_WS / UART5_RX / XMC_D8	-
-	-	43	65	PE12	I/O	FT	TMR1_CH3C / SPI1_CS / I2S1_WS / SPI4_SCK / I2S4_CK / XMC_D9	-
-	-	44	66	PE13	I/O	FT	TMR1_CH3 / SPI1_SCK / I2S1_CK / SPI4_MISO / XMC_D10	-
-	-	45	67	PE14	I/O	FT	TMR1_CH4 / SPI1_MISO / SPI4_MOSI / I2S4_SD / XMC_D11	-
-	-	46	68	PE15	I/O	FT	TMR1_BRK / SPI1_MOSI / I2S1_SD / XMC_D12	-
21	29	47	69	PB10	I/O	FTf	TMR2_CH3 / I2C2_SCL / SPI2_SCK / I2S2_CK / I2S3_MCK / USART3_TX / QSPI1_CS / QSPI1_IO1 / EMAC_MII_RX_ER / SDIO1_D7 / XMC_NOE	-
22	30	48	70	PB11	I/O	FT	TMR2_CH4 / TMR5_CH4 / I2C2_SDA / USART3_RX / QSPI1_IO0 / EMAC_MII_TX_EN / EMAC_RMII_TX_EN	-
23	31	49	71	PH3	I/O	FT	TMR5_CH2 / I2C2_SDA / UART4_TX / QSPI1_IO1	-
24	32	50	72	V _{DD}	S	-	数字电源	
25	33	51	73	PB12	I/O	FT	TMR1_BRK / TMR5_CH1 / I2C2_SMBA / SPI2_CS / I2S2_WS / SPI4_CS / I2S4_WS / SPI3_SCK / I2S3_CK / USART3_CK / CAN2_RX / EMAC_MII_TXD0 / EMAC_RMII_TXD0 / OTGFS2_ID / XMC_D13	-
26	34	52	74	PB13	I/O	FT	TMR1_CH1C / I2C3_SMBA / SPI2_SCK / I2S2_CK / SPI4_SCK / I2S4_CK / I2C3_SCL / USART3_CTS / CAN2_TX / EMAC_MII_TXD1 / EMAC_RMII_TXD1 / OTGFS2_VBUS	-
27	35	53	75	PB14	I/O	TC	TMR1_CH2C / TMR8_CH2C / I2C3_SDA / SPI2_MISO / I2S2_SDEXT / USART3_RTS_DE / TMR12_CH1 / OTGFS2_D- / SDIO1_D6 / XMC_D0	-
28	36	54	76	PB15	I/O	TC	ERTC_REFIN / TMR1_CH3C / TMR8_CH3C / I2C3_SCL / SPI2_MOSI / I2S2_SD / TMR12_CH2 / OTGFS2_D+ / SDIO1_CK	-
-	-	55	77	PD8	I/O	FT	USART3_TX / EMAC_MII_RX_DV / EMAC_RMII_CRS_DV / XMC_D13	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	56	78	PD9	I/O	FT	USART3_RX / EMAC_MII_RXD0 / MAC_RMII_RXD0 / XMC_D14	-
-	-	57	79	PD10	I/O	FT	USART3_CK / EMAC_MII_RXD1 / EMAC_RMII_RXD1 / XMC_D15	-
-	-	58	80	PD11	I/O	FT	I2C2_SMBA / USART3_CTS / QSPI1_IO0 / XMC_A14 / XMC_SDBA0 / EMAC_MII_RXD2 / XMC_A16_CLE	-
-	-	59	81	PD12	I/O	FTf	TMR4_CH1 / I2C2_SCL / USART3_RTS_DE / QSPI1_IO1 / XMC_A15 / XMC_SDBA1 / EMAC_MII_RXD3 / XMC_A17_ALE	-
-	-	60	82	PD13	I/O	FTf	TMR4_CH2 / I2C2_SDA / UART8_TX / QSPI1_IO3 / XMC_SDCLK / XMC_A18	-
-	-	-	83	V _{SS}	S	-	数字地	
-	-	-	84	V _{DD}	S	-	数字电源	
-	-	61	85	PD14	I/O	FTf	TMR4_CH3 / I2C3_SCL / UART8_RX / XMC_D0	-
-	-	62	86	PD15	I/O	FTf	TMR4_CH4 / I2C3_SDA / XMC_D1	-
-	-	-	87	PG2	I/O	FT	TMR20_CH3C / XMC_A12	-
-	-	-	88	PG3	I/O	FT	TMR20_BRK / XMC_A13	-
-	-	-	89	PG4	I/O	FT	XMC_A14 / XMC_SDBA0	-
-	-	-	90	PG5	I/O	FT	TMR20_EXT / XMC_A15 / XMC_SDBA1	-
-	-	-	91	PG6	I/O	FT	QSPI1_CS / XMC_INT2 / DVP_D12	-
-	-	-	92	PG7	I/O	FT	USART6_CK / XMC_INT3 / DVP_D13	-
-	-	-	93	PG8	I/O	FT	QSPI2_CS / USART6_RTS_DE / EMAC_PPS_OUT / XMC_SDCLK	-
-	-	-	94	V _{SS}	S	-	数字地	
-	-	-	95	V _{DD}	S	-	数字电源	
-	37	63	96	PC6	I/O	FT	TMR3_CH1 / TMR8_CH1 / I2C1_SCL / I2S2_MCK / USART6_TX / XMC_A0 / SDIO1_D6 / DVP_D0 / XMC_D1	-
-	38	64	97	PC7	I/O	FT	TMR3_CH2 / TMR8_CH2 / I2C1_SDA / SPI2_SCK / I2S2_CK / I2S3_MCK / USART6_RX / XMC_A1 / SDIO1_D7 / DVP_D1	-
-	39	65	98	PC8	I/O	FT	TMR3_CH3 / TMR8_CH3 / I2S4_MCK / TMR20_CH3 / UART8_TX / USART6_CK / QSPI1_IO2 / XMC_A2 / SDIO1_D0 / DVP_D2	-
-	40	66	99	PC9	I/O	FT	CLKOUT2 / TMR3_CH4 / TMR8_CH4 / I2C3_SDA / UART8_RX / QSPI1_IO0 / XMC_A3 / OTGFS2_OE / SDIO1_D1 / DVP_D3	-
29	41	67	100	PA8	I/O	FT	CLKOUT1 / TMR1_CH1 / I2C3_SCL / USART1_CK / USART2_TX / OTGFS1_SOF / SDIO1_D1 / XMC_A4	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
30	42	68	101	PA9	I/O	FT	TMR1_CH2 / I2C3_SMBA / SPI2_SCK / I2S2_CK / USART1_TX / I2C1_SCL / OTGFS1_VBUS / SDIO1_D2 / DVP_D0	-
31	43	69	102	PA10	I/O	FT	TMR1_CH3 / SPI2_MOSI / I2S2_SD / I2S4_MCK / USART1_RX / I2C1_SDA / OTGFS1_ID / DVP_D1	-
32	44	70	103	PA11	I/O	TC	TMR1_CH4 / I2C2_SCL / SPI2_CS / I2S2_WS / SPI4_MISO / USART1_CTS / USART6_TX / CAN1_RX / OTGFS1_D- / DVP_D2	-
33	45	71	104	PA12	I/O	TC	TMR1_EXT / I2C2_SDA / SPI2_MISO / USART1_RTS_DE / USART6_RX / CAN1_TX / OTGFS1_D+ / DVP_D3	-
34	46	72	105	PA13 (JTMS / SWDIO)	I/O	FT	JTMS / SWDIO / IR_OUT / SPI3_MISO / OTGFS1_OE	-
35	47	73	106	PH2	I/O	FT	TMR5_CH1 / I2C2_SCL / UART4_RX / QSPI1_IO0	-
-	-	74	107	V _{SS}	S	-	数字地	
36	48	75	108	V _{DD}	S	-	数字电源	
37	49	76	109	PA14 (JTCK / SWCLK)	I/O	FT	JTCK / SWCLK / SPI3_MOSI / I2S3_SD / USART2_TX	-
38	50	77	110	PA15 (JTDI)	I/O	FT	JTDI / TMR2_CH1 / TMR2_EXT / SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART1_TX / USART2_RX / QSPI2_IO1 / QSPI1_IO2 / XMC_NE2 / XMC_NCE3	-
-	51	78	111	PC10	I/O	FT	TMR5_CH2 / SPI3_SCK / I2S3_CK / USART3_TX / UART4_TX / QSPI1_IO1 / SDIO1_D2 / DVP_D8	-
-	52	79	112	PC11	I/O	FT	TMR5_CH3 / I2S3_SDEXT / SPI3_MISO / USART3_RX / UART4_RX / QSPI1_CS / SDIO1_D3 / DVP_D4 / XMC_D2	-
-	53	80	113	PC12	I/O	FT	TMR11_CH1 / I2C2_SDA / SPI3_MOSI / I2S3_SD / USART3_CK / UART5_TX / SDIO1_CK / DVP_D9 / XMC_D3	-
-	-	81	114	PD0	I/O	FT	SPI4_MISO / SPI3_MOSI / I2S3_SD / SPI2_CS / I2S2_WS / CAN1_RX / XMC_A5 / XMC_D2	-
-	-	82	115	PD1	I/O	FT	SPI2_SCK / I2S2_CK / SPI2_CS / I2S2_WS / CAN1_TX / XMC_A6 / XMC_D3	-
-	54	83	116	PD2	I/O	FT	TMR3_EXT / USART3_RTS_DE / UART5_RX / XMC_A7 / SDIO1_CMD / DVP_D11 / XMC_NWE	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	84	117	PD3	I/O	FT	SPI2_SCK / I2S2_CK / SPI2_MISO / USART2_CTS / QSPI1_SCK / XMC_A8 / XMC_CLK / DVP_D5	-
-	-	85	118	PD4	I/O	FT	SPI2_MOSI / I2S2_SD / USART2_RTS_DE / XMC_A9 / XMC_NOE	-
-	-	86	119	PD5	I/O	FT	USART2_TX / XMC_A10 / XMC_NWE	-
-	-	-	120	V _{SS}	S	-	数字地	
-	-	-	121	V _{DD}	S	-	数字电源	
-	-	87	122	PD6	I/O	FT	SPI3_MOSI / I2S3_SD / USART2_RX / XMC_A11 / XMC_NWAIT / DVP_D10	-
-	-	88	123	PD7	I/O	FT	USART2_CK / XMC_A12 / XMC_NE1 / XMC_NCE2	-
-	-	-	124	PG9	I/O	FT	USART6_RX / QSPI1_IO2 / XMC_NE2 / XMC_NCE3 / DVP_VSYNC	-
-	-	-	125	PG10	I/O	FT	QSPI2_IO2 / XMC_NE3 / XMC_NCE4_1 / DVP_D2	-
-	-	-	126	PG11	I/O	FT	QSPI2_IO3 / SPI4_SCK / I2S4_CK / CAN2_RX / EMAC_MII_TX_EN / EMAC_RMII_TX_EN / XMC_NCE4_2 / DVP_D3	-
-	-	-	127	PG12	I/O	FT	QSPI2_IO1 / SPI4_MISO / USART6_RTS_DE / CAN2_TX / XMC_NE4	-
-	-	-	128	PG13	I/O	FT	QSPI2_SCK / SPI4_MOSI / I2S4_SD / USART6_CTS / EMAC_MII_TXD0 / EMAC_RMII_TXD0 / XMC_A24	-
-	-	-	129	PG14	I/O	FT	QSPI2_IO0 / SPI4_CS / I2S4_WS / USART6_TX / QSPI1_IO3 / EMAC_MII_TXD1 / EMAC_RMII_TXD1 / XMC_A25	-
-	-	-	130	V _{SS}	S	-	数字地	
-	-	-	131	V _{DD}	S	-	数字电源	
-	-	-	132	PG15	I/O	FT	USART6_CTS / XMC_SDNCS / DVP_D13	-
39	55	89	133	PB3 (JTDO)	I/O	FTf	JTDO / TMR2_CH2 / I2C2_SDA / SPI1_SCK / I2S1_CK / SPI3_SCK / I2S3_CK / USART1_RX / UART7_RX / I2C2_SDA / QSPI1_IO3 / DVP_D4 / SWO	-
40	56	90	134	PB4 (NJTRST)	I/O	FT	JNTRST / TMR3_CH1 / I2C3_SDA / SPI1_MISO / SPI3_MISO / I2S3_SDEXT / UART7_TX / I2C3_SDA / SDIO1_D0 / DVP_D5	-
41	57	91	135	PB5	I/O	FT	TMR3_CH2 / I2C1_SMBA / SPI1_MOSI / I2S1_SD / SPI3_MOSI / I2S3_SD / USART1_CK / UART5_RX / CAN2_RX / EMAC_PPS_OUT / XMC_SDCKE1 / DVP_D10 / SDIO1_D3	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
42	58	92	136	PB6	I/O	FT	TMR4_CH1 / I2C1_SCL / I2S1_MCK / SPI4_CS / I2S4_WS / USART1_TX / UART5_TX / CAN2_TX / QSPI1_CS / XMC_SDCS1 / DVP_D5 / SDIO1_D0	-
43	59	93	137	PB7	I/O	FT	TMR4_CH2 / TMR8_BRK / I2C1_SDA / SPI4_SCK / I2S4_CK / USART1_RX / QSPI2_IO1 / XMC_NADV / DVP_VSYNC / SDIO1_D0	-
44	60	94	138	BOOT0	I	B	-	-
45	61	95	139	PB8	I/O	FT	TMR2_CH1 / TMR2_EXT / TMR4_CH3 / TMR10_CH1 / I2C1_SCL / SPI4_MISO / UART5_RX / CAN1_RX / QSPI2_CS / EMAC_MII_TXD3 / SDIO1_D4 / DVP_D6	-
46	62	96	140	PB9	I/O	FTf	IR_OUT / TMR2_CH2 / TMR4_CH4 / TMR11_CH1 / I2C1_SDA / SPI2_CS / I2S2_WS / SPI4_MOSI / I2S4_SD / I2C2_SDA / UART5_TX / CAN1_TX / QSPI1_CS / SDIO1_D5 / DVP_D7	-
-	-	97	141	PE0	I/O	FT	TMR4_EXT / TMR20_EXT / UART8_RX / XMC_LB / XMC_SDDQML / DVP_D2	-
-	-	98	142	PE1	I/O	FT	TMR1_CH2C / TMR20_CH4 / UART8_TX / XMC_UB / XMC_SDDQMH / DVP_D3	-
47	63	99	143	V _{SS}	S	-	数字地	
48	64	100	144	V _{DD}	S	-	数字电源	
-/49	-	-	-	EPAD	S	-	数字地	

- (1) I = 输入, O = 输出, S = 电源。
- (2) TC = 标准电平, FT = 一般5 V电平容忍, FTa = 带模拟功能5 V电平容忍, FTf = 5 V电平容忍带20 mA吸入能力, R = 配有内置弱上拉电阻的双向复位引脚, B = 配有内置弱下拉电阻的专用BOOT0引脚。其中FTa引脚设置为输入浮空、输入上拉、或输入下拉时, 具有5 V电平容忍特性; 设置为模拟模式时, 不具5 V电平容忍特性, 此时输入电平必须小于V_{DD} + 0.3V。
- (3) 可用功能取决于所选型号。任一GPIO皆拥有EVENTOUT功能。
- (4) PC13, PC14和PC15引脚通过电源开关进行供电, 而这个电源开关只能推动有限的电流 (3 mA), 因此这三个引脚作为输出引脚时不能作为电流源 (如驱动LED)。
- (5) 这些引脚在电池供电区域第一次上电时处于主功能状态下, 之后即使复位, 这些引脚的状态由电池供电区域寄存器控制 (这些寄存器不会被主复位系统所复位)。关于如何控制这些I/O口的具体信息, 请参考AT32F435/437系列参考手册的电池供电区域和BPR寄存器的相关章节。
- (6) PA0, PA1, PC0, PC1, PC2, 和PC3为ADC快速通道; 其它为慢速通道。

表 9. XMC 引脚定义

引脚名称	XMC						LQFP100	LQFP64
	CF卡	SRAM/PSRAM/NOR	复用信号的PSRAM/NOR	NAND16位	SDRAM ⁽¹⁾			
PF0	A0	A0	-	-	-	A0	-	-
PF1	A1	A1	-	-	-	A1	-	-
PF2	A2	A2	-	-	-	A2	-	-
PF3	A3	A3	-	-	-	A3	-	-
PF4	A4	A4	-	-	-	A4	-	-
PF5	A5	A5	-	-	-	A5	-	-
PF12	A6	A6	-	-	-	A6	-	-
PF13	A7	A7	-	-	-	A7	-	-
PF14	A8	A8	-	-	-	A8	-	-
PF15	A9	A9	-	-	-	A9	-	-
PG0	A10	A10	-	-	-	A10	-	-
PG1	-	A11	-	-	-	A11	-	-
PG2	-	A12	-	-	-	A12	-	-
PG3	-	A13	-	-	-		-	-
PG4	-	A14	-	-	-	SDBA0	-	-
PG5	-	A15	-	-	-	SDBA1	-	-
PD11	-	A14 / A16	A14 / A16	- / CLE	SDBA0	-	有	-
PD12	-	A15 / A17	A15 / A17	- / ALE	SDBA1	-	有	-
PD13	-	A18	A18	-	SDCLK	-	有	-
PE3	-	A19	A19	-	-		有	-
PE4	-	A20	A20	-	-		有	-
PE5	-	A21	A21	-	-		有	-
PE6	-	A22	A22	-	SDNRAS		有	-
PE2	-	A23	A23	-	SDNCAS		有	-
PG13	-	A24	A24	-	-		-	-
PG14	-	A25	A25	-	-		-	-
PC3	-	A0	-	-	-		有	有
PC6	A0 / D1	A0 / D1	- / AD1	- / D1	A0	-	有	有
PC7	A1	A1	-	-	A1	-	有	有
PC8	A2	A2	-	-	A2	-	有	有
PC9	A3	A3	-	-	A3	-	有	有
PA8	A4	A4	-	-	A4	-	有	有
PD0	A5 / D2	A5 / D2	- / AD2	- / D2	A5	D2	有	-
PD1	A6 / D3	A6 / D3	- / AD3	- / D3	A6	D3	有	-
PD2	A7 / NEW	A7 / NEW	NEW	NEW	A7	-	有	有
PD3	A8 / -	A8 / CLK	- / CLK	-	A8	-	有	-
PD4	A9 / NOE	A9 / NOE	- / NOE	- / NOE	A9	-	有	-


引脚名称	XMC						LQFP100	LQFP64
	CF卡	SRAM/PSRAM/NOR	复用信号的PSRAM/NOR	NAND16位	SDRAM ⁽¹⁾			
PD5	A10 / NEW	A10 / NEW	- / NEW	- / NEW	A10	-	有	-
PD6	- / NWAIT	A11 / NWAIT	- / NWAIT	- / NWAIT	A11	-	有	-
PD7	-	A12 / NE1	- / NE1	- / NCE2	A12	-	有	-
PD14	D0	D0	AD0	D0	D0		有	-
PD15	D1	D1	AD1	D1	D1		有	-
PE7	D4	D4	AD4	D4	D4		有	-
PE8	D5	D5	AD5	D5	D5		有	-
PE9	D6	D6	AD6	D6	D6		有	-
PE10	D7	D7	AD7	D7	D7		有	-
PE11	D8	D8	AD8	D8	D8		有	-
PE12	D9	D9	AD9	D9	D9		有	-
PE13	D10	D10	AD10	D10	D10		有	-
PE14	D11	D11	AD11	D11	D11		有	-
PE15	D12	D12	AD12	D12	D12		有	-
PD8	D13	D13	AD13	D13	D13		有	-
PD9	D14	D14	AD14	D14	D14		有	-
PD10	D15	D15	AD15	D15	D15		有	-
PB14	D0	D0	AD0	D0	-		有	有
PC6	D1	D1	AD1	D1	-		有	有
PC11	D2	D2	AD2	D2	D2	-	有	有
PC12	D3	D3	AD3	D3	D3	-	有	有
PA2	D4	D4	AD4	D4	-		有	有
PA3	D5	D5	AD5	D5	-		有	有
PA4	D6	D6	AD6	D6	-		有	有
PA5	D7	D7	AD7	D7	-		有	有
PB12	D13	D13	AD13	D13	-		有	有
PD7	-	NE1	NE1	NCE2	-		有	-
PG9	-	NE2	NE2	NCE3	-		-	-
PA15	-	NE2	NE2	NCE3	-		有	有
PG10	NCE4_1	NE3	NE3	-	-		-	-
PG11	NCE4_2	-	-	-	-		-	-
PG12	-	NE4	NE4	-	-		-	-
PC4	-	NE4	NE4	-	SDCS0		有	有
PB7	-	-	NADV	-	-		有	有
PB10	NOE	NOE	NOE	NOE	-		有	有
PC5	NOE	NOE	NOE	NOE	SDCKE0		有	有
PC2	NEW	NEW	NEW	NEW	SDCS0		有	有

引脚名称	XMC					LQFP100	LQFP64
	CF卡	SRAM/PSRAM/NOR	复用信号的PSRAM/NOR	NAND16位	SDRAM ⁽¹⁾		
PF6	NIORD	-	-	-	-	-	-
PF7	NREG	-	-	-	-	-	-
PF8	NIOWR	-	-	-	-	-	-
PF9	CD	-	-	-	-	-	-
PF10	INTR	-	-	-	-	-	-
PG6	-	-	-	INT2	-	-	-
PG7	-	-	-	INT3	-	-	-
PE0	-	LB	LB	-	SDDQML	有	-
PE1	-	UB	UB	-	SDDQMH	有	-
PG8	-	-	-	-	- SDCLK	-	-
PC0	-	-	-	-	SDNWE	有	-
PF11	-	-	-	-	SDNRAS	-	-
PG15	-	-	-	-	SDNCAS	-	-
PA7	-	-	-	-	SDNWE	有	有
PB5	-	-	-	-	SDCKE1	有	-
PB6	-	-	-	-	SDCS1	有	-

(1) SDRAM的地址、块地址、数据、和时钟推荐使用以下两种组合。若混合使用功能仍可正常工作但无法达到最高效能。

4 存储器地址映射

图 7. 存储器图 (以 AT32F435/437xMx7 为例)



(1) 软件可设置部分区块逻辑地址互换重映射。0x6000_0000至0x9FFF_FFFF为代码可执行区。请参考AT32F435/437系列参考手册。

5 电气特性

5.1 测试条件

5.1.1 最小和最大数值

所有最小和最大值是在最坏的条件下测得。在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试。

5.1.2 典型数值


典型数据是基于 $T_A = 25\text{ }^{\circ}\text{C}$ 和 $V_{DD} = 3.3\text{ V}$ 。

5.1.3 典型曲线

典型曲线仅用于设计指导而未经测试。

5.1.4 供电方案

图 8. 供电方案



5.2 绝对最大值

5.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（表10，表11，表12）中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 10. 电压特性

符号	描述	最小值	最大值	单位
V _{DDx} -V _{SS}	外部主供电电压	-0.3	4.0	V
V _{IN}	在FT，FTf引脚上的输入电压	V _{SS} -0.3	6.0	
	在FTa引脚上的输入电压，引脚设置为输入浮空、输入上拉、或输入下拉模式			
	在TC引脚上的输入电压	V _{SS} -0.3	4.0	
在FTa引脚上的输入电压，引脚设置为模拟模式				
ΔV _{DDx}	不同供电引脚之间的电压差	-	50	mV
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	-	50	

表 11. 电流特性

符号	描述	最大值	单位
I_{VDD}	外部主供电电压（包含 V_{DDA} 和 V_{DD} ）	250	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流）	250	
I_{IO}	任意GPIO和控制引脚上的输出灌电流	25	
	任意GPIO和控制引脚上的输出电流	-25	

表 12. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

5.2.2 电气敏感性

基于三个不同的测试（HBM，CDM，和LU），使用标准的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2017/JS-002-2018标准。

表 13. ESD 值

符号	参数	条件	类型	最小值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C，符合JS-001-2017	3A	±4000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C，符合JS-002-2018	III	±1000	

(1) 由综合评估得出，不在生产中测试。

静态栓锁（Static latch-up）

为了评估栓锁性能需要在样品上进行符合EIA/JESD78E集成电路栓锁标准的互补静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 14. Latch-up 值

符号	参数	条件	级别/类型
LU	静态栓锁	T _A = +105 °C，符合EIA/JESD78E	II 类A（±200 mA）

5.3 规格

5.3.1 通用工作条件

表 15. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	NZW_BST关闭加速设置	LDO电压1.3 V	0	288
			LDO电压1.2 V	0	240
			LDO电压1.1 V	0	192
			LDO电压1.0 V	0	144
		NZW_BST打开加速设置	LDO电压1.3 V	0	192
			LDO电压1.2 V	0	160
			LDO电压1.1 V	0	136
			LDO电压1.0 V	0	108
f _{PCLK1/2}	内部APB1/2时钟频率	LDO电压1.3 V		0	144
		LDO电压1.2 V		0	120
		LDO电压1.1 V		0	96
		LDO电压1.0 V		0	72
V _{DD}	数字电源工作电压	-	参见表16		V
V _{DDA}	模拟电源工作电压	必须与V _{DD} 相同	V _{DD}		V
V _{BAT}	电池供电工作电压	-	1.62	3.6	V
P _D	功率耗散: T _A = 105 °C	LQFP144	-	402	mW
		LQFP100	-	316	
		LQFP64	-	310	
		LQFP48	-	320	
		QFN48	-	625	
T _A	环境温度	-	参见表16		°C

表 16. 通用工作条件中数字电源工作电压和环境温度条件

符号	参数	条件	最小值	最大值	单位
不需存取ERTC					
V _{DD}	数字电源工作电压	-	2.6	3.6	V
T _A	环境温度	LDO电压1.2/1.1/1.0 V	-40	105	°C
		LDO电压1.3 V	-40	85	
需存取ERTC					
注：LDO电压为1.3 V且V _{DD} < 3.0 V时，ERTC寄存器禁止存取。若V _{DD} < 3.0 V时需存取ERTC寄存器，软件可将LDO调降为1.2 V或以下，并参见表15注意AHB时钟频率不超过对应的最大值。关于调整LDO电压的正确步骤，请参见AT32F435/437系列参考手册的PWC和CRM章节。					
V _{DD}	数字电源工作电压	LDO电压1.2/1.1/1.0 V	2.6	3.6	V
		LDO电压1.3 V	3.0	3.6	
T _A	环境温度	LDO电压1.2/1.1/1.0 V	-40	105	°C
		LDO电压1.3 V	-40	85	

5.3.2 上电和掉电时的工作条件

表 17. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率	-	0	∞	ms/V
	V_{DD} 下降速率		20	∞	μ s/V

5.3.3 内嵌复位和电源控制模块特性

表 18. 内嵌复位和电源控制模块特性


符号	参数	条件	最小值	典型值	最大值	单位
V_{PVM}	电源电压监测器的电平选择	PLS[2:0] = 001 (上升沿) ⁽¹⁾	2.19	2.28	2.37	V
		PLS[2:0] = 001 (下降沿) ⁽¹⁾	2.09	2.18	2.27	V
		PLS[2:0] = 010 (上升沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 010 (下降沿) ⁽²⁾	2.18	2.28	2.38	V
		PLS[2:0] = 011 (上升沿) ⁽²⁾	2.38	2.48	2.58	V
		PLS[2:0] = 011 (下降沿) ⁽²⁾	2.28	2.38	2.48	V
		PLS[2:0] = 100 (上升沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 100 (下降沿) ⁽²⁾	2.37	2.48	2.59	V
		PLS[2:0] = 101 (上升沿) ⁽²⁾	2.57	2.68	2.79	V
		PLS[2:0] = 101 (下降沿) ⁽²⁾	2.47	2.58	2.69	V
		PLS[2:0] = 110 (上升沿) ⁽²⁾	2.66	2.78	2.9	V
		PLS[2:0] = 110 (下降沿) ⁽²⁾	2.56	2.68	2.8	V
		PLS[2:0] = 111 (上升沿)	2.76	2.88	3	V
		PLS[2:0] = 111 (下降沿)	2.66	2.78	2.9	V
$V_{PVMhyst}^{(2)}$	PVM迟滞	-	-	100	-	mV
$V_{POR}^{(2)}$	上电复位阈值	-	2.02	2.2	2.45	V
$V_{LVR}^{(2)}$	低电压复位阈值	-	1.84 ⁽³⁾	2.07	2.3	V
$V_{LVRhyst}^{(2)}$	LVR迟滞	-	-	130	-	mV
$T_{RSTTEMPO}^{(2)}$	复位持续时间: V_{DD} 高于 V_{POR} 且持续时间超过 $T_{RSTTEMPO}$ 后CPU开始运行	ZW = 128 K字节	-	10	-	ms
		ZW = 256 K字节	-	15	-	
		ZW = 512 K字节	-	25	-	

(1) PLS[2:0] = 001电平可能因低于 V_{POR} 无法使用。

(2) 由综合评估得出, 不在生产中测试。

(3) 产品的特性由设计保证至最小的数值 V_{LVR} 。

图 9. 上电复位和低电压复位的波形图



5.3.4 存储器特性

表 19. 内部闪存存储器特性

符号	参数	条件	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
T_{PROG}	编程时间	-	50	200	μs
t_{SE}	扇区擦除时间	AT32F435/437xC	50	500	ms
		AT32F435/437xG	50	500	
		AT32F435/437xM	45	400	
t_{BLE}	区块擦除时间	AT32F435/437xC	250	2300	ms
		AT32F435/437xG	200	2300	
		AT32F435/437xM	225	2000	
t_{BKE}	片擦除时间	AT32F435/437xC	2.5	5	s
		AT32F435/437xG	1.6	20	
		AT32F435/437xM	7.2	64	

(1) 由设计保证，不在生产中测试。

表 20. 内部闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值	单位
N_{END}	寿命（擦写次数）	$T_A = -40 \sim 105^\circ C$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 105^\circ C$	10	-	-	年

(1) 由设计保证，不在生产中测试。

5.3.5 供电电流特性

电流消耗是与多种参数和因素有关的综合指标，由综合评估得出，不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下：

- 所有的GPIO引脚都处于模拟模式。
- 指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
- 当开启外设时：
 - 若 $f_{HCLK} > 144\text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}/2$ ， $f_{PCLK2} = f_{HCLK}/2$ ， $f_{ADCCLK} = f_{PCLK2}/2$ ；
 - 若 $f_{HCLK} \leq 144\text{ MHz}$ ， $f_{PCLK1} = f_{HCLK}$ ， $f_{PCLK2} = f_{HCLK}$ ， $f_{ADCCLK} = f_{PCLK2}/2$ 。
- 代码运行在ZW区
- 除非特别标注，典型值是在 $V_{DD} = 3.3\text{ V}$ 和 $T_A = 25\text{ }^{\circ}\text{C}$ 时测试得到，最大值是在 $V_{DD} = 3.6\text{ V}$ 时测试得到。

表 21. 运行模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	LDO 电压	典型值			单位
					使能所有外设	使能EMAC外 所有外设	关闭所有外设	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	288 MHz	1.3	231.6	222.7	59.9	mA
			264 MHz	1.3	213.1	204.9	55.2	
			240 MHz	1.2	178.1	171.3	46.3	
			216 MHz	1.2	160.9	154.7	42.0	
			192 MHz	1.1	130.8	125.8	34.2	
			168 MHz	1.1	115.0	110.5	30.2	
			144 MHz	1.0	97.5	94.1	24.3	
			120 MHz	1.0	82.1	79.2	20.9	
			108 MHz	1.0	74.1	71.5	19.1	
			72 MHz	1.0	50.1	48.4	13.4	
			48 MHz	1.0	34.4	33.2	9.86	
			36 MHz	1.0	26.3	25.4	7.91	
			24 MHz	1.0	18.5	17.9	6.23	
			16 MHz	1.0	13.0	12.6	4.83	
			8 MHz	1.0	7.08	6.89	3.19	
			4 MHz	1.0	4.56	4.45	2.61	
			2 MHz	1.0	3.31	3.24	2.33	
			1 MHz	1.0	2.67	2.62	2.18	
		高速内部时钟 (HICK) ⁽²⁾	288 MHz	1.3	231.3	222.4	59.7	mA
			264 MHz	1.3	212.7	204.5	55.0	
			240 MHz	1.2	177.8	170.9	46.1	
			216 MHz	1.2	160.6	154.4	41.7	
			192 MHz	1.1	130.6	125.6	33.9	
			168 MHz	1.1	114.8	110.3	30.0	
			144 MHz	1.0	97.3	93.9	24.0	
			120 MHz	1.0	81.9	79.0	20.7	
			108 MHz	1.0	73.9	71.2	18.7	
			72 MHz	1.0	49.9	48.1	13.1	
			48 MHz	1.0	34.1	32.9	9.54	
			36 MHz	1.0	26.0	25.1	7.57	
			24 MHz	1.0	18.2	17.6	5.88	
			16 MHz	1.0	12.7	12.3	4.48	
			8 MHz	1.0	6.73	6.54	2.84	
			4 MHz	1.0	4.21	4.11	2.25	
			2 MHz	1.0	2.95	2.89	1.97	
			1 MHz	1.0	2.32	2.28	1.82	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 22. 睡眠模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	LDO 电压	典型值			单位
					使能所有外设	使能EMAC外 所有外设	关闭所有外设	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	288 MHz	1.3	210.2	201.1	36.4	mA
			264 MHz	1.3	193.2	185.0	33.7	
			240 MHz	1.2	161.4	154.5	28.3	
			216 MHz	1.2	145.8	139.6	25.8	
			192 MHz	1.1	118.5	113.4	20.9	
			168 MHz	1.1	104.1	99.7	18.6	
			144 MHz	1.0	89.1	85.6	15.1	
			120 MHz	1.0	75.0	72.1	13.3	
			108 MHz	1.0	67.7	65.1	12.2	
			72 MHz	1.0	45.9	44.1	8.80	
			48 MHz	1.0	31.5	30.4	6.84	
			36 MHz	1.0	24.2	23.3	5.65	
			24 MHz	1.0	17.1	16.5	4.75	
			16 MHz	1.0	12.1	11.7	3.86	
			8 MHz	1.0	6.67	6.49	2.73	
			4 MHz	1.0	4.39	4.30	2.41	
			2 MHz	1.0	3.25	3.20	2.25	
			1 MHz	1.0	2.68	2.65	2.17	
		高速内部时钟 (HICK) ⁽²⁾	288 MHz	1.3	209.8	200.8	36.1	mA
			264 MHz	1.3	192.9	184.6	33.4	
			240 MHz	1.2	161.1	154.2	28.0	
			216 MHz	1.2	145.5	139.3	25.5	
			192 MHz	1.1	118.3	113.2	20.6	
			168 MHz	1.1	103.9	99.5	18.3	
			144 MHz	1.0	88.9	85.4	14.8	
			120 MHz	1.0	74.8	71.9	13.0	
			108 MHz	1.0	67.5	64.9	11.8	
			72 MHz	1.0	45.6	43.9	8.46	
			48 MHz	1.0	31.3	30.1	6.50	
			36 MHz	1.0	23.9	23.0	5.31	
			24 MHz	1.0	16.8	16.2	4.40	
			16 MHz	1.0	11.8	11.4	3.51	
			8 MHz	1.0	6.33	6.15	2.38	
			4 MHz	1.0	4.05	3.95	2.06	
			2 MHz	1.0	2.91	2.86	1.90	
			1 MHz	1.0	2.34	2.31	1.82	

(1) 外部时钟为8 MHz。

(2) 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 23. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压	最大值		单位
					$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	288 MHz	1.3	260.2	276.7	mA
			240 MHz	1.2	196.1	211.1	
			192 MHz	1.1	144.5	156.6	
			144 MHz	1.0	108.0	117.9	
			120 MHz	1.0	92.6	102.6	
			108 MHz	1.0	84.6	94.6	
			72 MHz	1.0	60.6	70.6	
			48 MHz	1.0	44.7	55.0	
			36 MHz	1.0	36.6	46.8	
			24 MHz	1.0	28.7	38.7	
			16 MHz	1.0	23.1	33.1	
			8 MHz	1.0	17.1	27.0	
		高速外部晶振 (HEXT) ⁽¹⁾ 使能EMAC外所有外设	288 MHz	1.3	252.3	267.7	mA
			240 MHz	1.2	189.20	204.3	
			192 MHz	1.1	139.4	151.6	
			144 MHz	1.0	104.6	114.6	
			120 MHz	1.0	89.6	99.8	
			108 MHz	1.0	82.0	92.1	
			72 MHz	1.0	58.8	68.9	
			48 MHz	1.0	43.6	53.8	
			36 MHz	1.0	35.7	45.9	
			24 MHz	1.0	28.1	38.2	
			16 MHz	1.0	22.8	32.7	
			8 MHz	1.0	17.0	26.9	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	288 MHz	1.3	79.1	97.1	mA
			240 MHz	1.2	61.9	75.8	
			192 MHz	1.1	46.6	58.4	
			144 MHz	1.0	34.3	44.3	
			120 MHz	1.0	30.9	40.9	
			108 MHz	1.0	29.0	39.0	
			72 MHz	1.0	23.3	33.2	
			48 MHz	1.0	19.8	29.7	
			36 MHz	1.0	17.8	27.7	
			24 MHz	1.0	16.1	26.0	
			16 MHz	1.0	14.7	24.6	
			8 MHz	1.0	13.1	22.9	

(1) 外部时钟为8 MHz, 当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 24. 睡眠模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压	最大值		单位
					$T_A = 85\text{ }^{\circ}\text{C}$	$T_A = 105\text{ }^{\circ}\text{C}$	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设	288 MHz	1.3	232.6	252.0	mA
			240 MHz	1.2	178.3	192.6	
			192 MHz	1.1	131.5	143.3	
			144 MHz	1.0	99.1	108.7	
			120 MHz	1.0	85.2	94.7	
			108 MHz	1.0	77.9	87.4	
			72 MHz	1.0	56.1	65.5	
			48 MHz	1.0	41.7	51.0	
			36 MHz	1.0	34.3	43.5	
			24 MHz	1.0	27.2	36.3	
			16 MHz	1.0	22.1	31.2	
			8 MHz	1.0	16.6	25.7	
		高速外部晶振 (HEXT) ⁽¹⁾ 使能EMAC外所有外设	288 MHz	1.3	225.6	243.2	mA
			240 MHz	1.2	171.5	185.9	
			192 MHz	1.1	126.5	138.3	
			144 MHz	1.0	95.8	105.2	
			120 MHz	1.0	82.3	91.8	
			108 MHz	1.0	75.4	84.8	
			72 MHz	1.0	54.4	63.8	
			48 MHz	1.0	40.6	49.8	
			36 MHz	1.0	33.5	42.6	
			24 MHz	1.0	26.7	35.6	
			16 MHz	1.0	21.8	30.7	
			8 MHz	1.0	16.5	25.4	
		高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	288 MHz	1.3	55.2	72.6	mA
			240 MHz	1.2	43.6	57.0	
			192 MHz	1.1	33.2	44.3	
			144 MHz	1.0	25.0	34.2	
			120 MHz	1.0	23.2	32.3	
			108 MHz	1.0	22.1	31.2	
			72 MHz	1.0	18.7	27.7	
			48 MHz	1.0	16.7	25.7	
			36 MHz	1.0	15.5	24.5	
			24 MHz	1.0	14.6	23.6	
			16 MHz	1.0	13.7	22.7	
			8 MHz	1.0	12.5	21.5	

(1) 外部时钟为8 MHz, 当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 25. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾		单位
			V _{DD} /V _{BAT} = 2.6 V	V _{DD} /V _{BAT} = 3.3 V	T _A = 85 °C	T _A = 105 °C	
I _{DD}	深睡眠模式的 供应电流	LDO 处于运行模式, 输出 1.2 V, HICK 和 HEXT 关闭, WDT 关闭	1.26	1.27	17.1	29.8	mA
		LDO 处于低功耗模式, 输出 1.0 V, HICK 和 HEXT 关闭, WDT 关闭	0.75	0.76	11.1	20.0	
	待机模式的 供应电流	LEXT和ERTC关闭	9.15	10.92	16.1	20.3	μA
		LEXT和ERTC开启	10.63	13.51	18.3	22.6	

(1) 典型值是在T_A = 25 °C下测试得到。

(2) 由综合评估得出, 不在生产中测试。



图 10. 调节器在运行模式, LDO 1.2V 时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比图 11. 调节器在低功耗模式, LDO 1.0V 时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比

图 12. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比





表 26. V_{BAT} 的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾			最大值 ⁽²⁾		单位
			$V_{BAT} = 1.62\text{ V}$	$V_{BAT} = 2.6\text{ V}$	$V_{BAT} = 3.3\text{ V}$	$T_A = 85\text{ °C}$	$T_A = 105\text{ °C}$	
I_{DD_VBAT}	V_{BAT} 的供应电流	LEXT和ERTC开启, $V_{DD} < V_{LVR}$	1.04	1.49	1.89	2.59	3.10	μA

(1) 典型值是在 $T_A = 25\text{ °C}$ 下测试得到。

(2) 由综合评估得出, 不在生产中测试。

图 13. V_{BAT} 的典型电流消耗 (LEXT 和 ERTC 开启) 在不同的 V_{BAT} 电压时与温度的对比



内置外设电流消耗

微控制器的工作条件如下：

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 27. 内置外设的电流消耗

内置外设		典型值				单位
		LDO = 1.3 V	LDO = 1.2 V	LDO = 1.1 V	LDO = 1.0 V	
AHB	DMA1	14.67	13.39	12.21	11.08	μA/MHz
	DMA2	14.85	13.56	12.36	11.22	
	EDMA	68.04	62.02	56.48	51.21	
	GPIOA	2.68	2.46	2.24	2.04	
	GPIOB	2.66	2.44	2.21	2.02	
	GPIOC	2.65	2.42	2.22	2.02	
	GIOD	2.58	2.38	2.17	1.98	
	GPIOE	2.67	2.46	2.23	2.04	
	GPIOF	2.58	2.37	2.16	1.97	
	GPIOG	2.64	2.42	2.20	2.02	
	GPIOH	2.59	2.39	2.18	1.99	
	XMC	43.05	39.29	35.81	32.47	
	QSPI1	49.85	45.54	41.53	37.69	
	QSPI2	50.05	45.66	41.59	37.72	
	CRC	1.74	1.60	1.46	1.34	
	SDIO1	20.30	18.51	16.86	15.28	
	SDIO2	20.56	18.76	17.12	15.54	
	OTGFS1	58.65	53.58	48.87	44.36	
	OTGFS2	59.09	53.96	49.17	44.62	
	DVP	8.12	7.42	6.76	6.15	
APB1	EMAC EMAC_TX EMAC_RX EMAC_PTP	32.68	29.84	27.21	24.69	μA/MHz
	TMR2	12.43	11.33	10.32	9.37	
	TMR3	9.11	8.30	7.57	6.86	
	TMR4	9.29	8.47	7.71	7.00	
	TMR5	12.17	11.12	10.13	9.20	
	TMR6	1.71	1.58	1.44	1.31	
	TMR7	1.59	1.47	1.34	1.22	
	TMR12	5.54	5.07	4.63	4.22	
	TMR13	3.59	3.31	3.01	2.74	
	TMR14	3.71	3.42	3.12	2.85	
	WWDT	0.79	0.73	0.67	0.61	
	SPI2/I ² S2	10.21	9.34	8.52	7.73	
	SPI3/I ² S3	7.80	7.16	6.53	5.95	

内置外设		典型值				单位
		LDO = 1.3 V	LDO = 1.2 V	LDO = 1.1 V	LDO = 1.0 V	
APB1	USART2	3.14	2.87	2.62	2.38	μA/MHz
	USART3	3.09	2.83	2.58	2.35	
	UART4	3.04	2.78	2.53	2.31	
	UART5	2.96	2.72	2.47	2.25	
	I ² C1	7.28	6.66	6.07	5.52	
	I ² C2	7.31	6.69	6.09	5.54	
	I ² C3	7.25	6.64	6.06	5.51	
	CAN1	4.92	4.51	4.11	3.75	
	CAN2	4.56	4.18	3.81	3.48	
	PWC	0.55	0.54	0.48	0.46	
	DAC	2.72	2.50	2.28	2.08	
	UART7	3.06	2.80	2.56	2.33	
	UART8	3.07	2.80	2.56	2.33	
APB2	TMR1	13.26	12.11	11.04	10.02	
	TMR8	13.44	12.28	11.21	10.17	
	USART1	3.24	2.97	2.71	2.47	
	USART6	3.44	3.15	2.87	2.62	
	ADC1	15.11	13.80	12.56	11.40	
	ADC2	15.02	13.70	12.49	11.34	
	ADC3	14.95	13.65	12.44	11.30	
	SPI1/I ² S1	5.70	5.22	4.77	4.33	
	SPI4/I ² S4	3.67	3.36	3.07	2.80	
	SCFG	0.95	0.88	0.80	0.74	
	TMR9	5.89	5.40	4.93	4.48	
	TMR10	3.72	3.41	3.12	2.84	
	TMR11	3.97	3.63	3.31	3.02	
	TMR20	12.88	11.74	10.69	9.70	
	ACC	1.12	1.02	0.93	0.86	

5.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 28. HEXT 4 ~ 25 MHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_IN}}$	振荡器频率	-	4	8	25	MHz
$t_{\text{SU(HEXT)}}^{(3)}$	启动时间	V_{DD} 是稳定的	-	2	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) $t_{\text{SU(HEXT)}}$ 是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 25 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB和MCU引脚的容抗应该考虑在内（可以粗略地把引脚与PCB板的电容按10 pF估计）。

图 14. 使用 8 MHz 晶振的典型应用



使用外部振荡源产生的高速外部时钟


下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 29. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{HEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	1	8	25	MHz
V_{HEXTH}	HEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{HEXTL}	HEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(HEXT)}}$ $t_{\text{w(HEXT)}}$	HEXT_IN高或低的时间 ⁽¹⁾		5	-	-	ns
$t_{\text{r(HEXT)}}$ $t_{\text{r(HEXT)}}$	HEXT_IN上升或下降的时间 ⁽¹⁾		-	-	20	
$C_{\text{in(HEXT)}}$	HEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(HEXT)	占空比	-	45	-	55	%
I_{L}	HEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 15. 外部高速时钟源的交流时序图



使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 30. LEXT 32.768 kHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LEXT)}$	启动时间	V_{DD} 是稳定的	-	200	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的5 ~ 15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。

负载电容 C_L 是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 16. 使用 32.768 kHz 晶振的典型应用



注：LEXT_IN和LEXT_OUT间不需要外部电阻，也禁止添加。

使用外部振荡源产生的低速外部时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 31. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LEXT_ext}}$	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LEXTH}	LEXT_IN输入引脚高电平电压		$0.7V_{\text{DD}}$	-	V_{DD}	V
V_{LEXTL}	LEXT_IN输入引脚低电平电压		V_{SS}	-	$0.3V_{\text{DD}}$	
$t_{\text{w(LEXT)}}$ $t_{\text{w(LEXT)}}$	LEXT_IN高或低的时间 ⁽¹⁾		450	-	-	ns
$t_{\text{r(LEXT)}}$ $t_{\text{f(LEXT)}}$	LEXT_IN上升或下降的时间 ⁽¹⁾		-	-	50	
$C_{\text{in(LEXT)}}$	LEXT_IN输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty(LEXT)	占空比	-	30	-	70	%
I_{L}	LEXT_IN输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	-	-	± 1	μA

(1) 由设计保证，不在生产中测试。

图 17. 外部低速时钟源的交流时序图



5.3.7 内部时钟源特性

高速内部时钟 (HICK)


表 32. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HICK}	频率	-	-	48	-	MHz
$DuCy_{(HICK)}$	占空比	-	45	-	55	%
ACC_{HICK}	HICK振荡器的精度	使用者校准 (以寄存器CMR_CTRL)	-	-	1 ⁽¹⁾	%
		ACC校准	-	-	0.25 ⁽¹⁾	
		出厂校准 ⁽²⁾	$T_A = -40 \sim 105\text{ }^{\circ}\text{C}$	-	2.5	
			$T_A = -40 \sim 85\text{ }^{\circ}\text{C}$	-	2	
			$T_A = 0 \sim 70\text{ }^{\circ}\text{C}$	-	1.5	
			$T_A = 25\text{ }^{\circ}\text{C}$	-1	0.5	1
$t_{SU(HICK)}^{(2)}$	HICK振荡器启动时间	-	-	-	10	μs
$I_{DD(HICK)}^{(2)}$	HICK振荡器功耗	-	-	355	455	μA

(1) 由设计保证, 不在生产中测试。

(2) 由综合评估得出, 不在生产中测试。

图 18. HICK 时钟精度与温度的对比



低速内部时钟 (LICK)

表 33. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{LICK}^{(1)}$	频率	-	30	40	60	kHz

(1) 由综合评估得出, 不在生产中测试。

5.3.8 PLL 特性

表 34. PLL 特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f _{PLL_OUT}	PLL倍频输出时钟	16	-	288	MHz
t _{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。

5.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定：

- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
- 深睡眠或待机模式：时钟源是HICK时钟。

表 35. 低功耗模式的唤醒时间

符号	参数	条件	典型值	单位
t _{WUSLEEP}	从睡眠模式唤醒	-	1.8	μs
t _{WUDEEPSLEEP}	从深睡眠模式唤醒	LDO处于运行模式	330	μs
		LDO处于低功耗模式	360	
t _{WUSTDBY}	从待机模式唤醒	ZW = 128 K字节	5	ms
		ZW = 256 K字节	10	
		ZW = 512 K字节	20	

5.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS（电磁敏感性）

- **EFT**：在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 36. EMS 特性

符号	参数	条件	级别/类型
V _{EFT}	在V _{DD} 和V _{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限，V _{DD} 和V _{SS} 入口有一47 μF电容并且每对V _{DD} 和V _{SS} 电源各有一0.1 μF旁路电容	V _{DD} = 3.3 V, LQFP144, T _A = +25 °C, f _{HCLK} = 288 MHz, LDO = 1.3 V, NZW_BST = 0. 符合IEC 61000-4-4	4A (±4 kV)
		V _{DD} = 3.3 V, LQFP144, T _A = +25 °C, f _{HCLK} = 160 MHz, LDO = 1.2 V, NZW_BST = 1. 符合IEC 61000-4-4	

在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应注意好的EMC性能与用户应用和具体的软件密切相关。因此，建议用户对软件实行EMC优化，并进行与EMC有关的测试。

5.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 37. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	-	-0.3	-	0.28 * V _{DD} + 0.1	V
V _{IH}	TC输入高电平电压	-	0.31 * V _{DD} + 0.8	-	V _{DD} + 0.3	V
	FTa输入高电平电压	模拟模式		-	5.5	
	FT和FTf输入高电平电压	-		-		
	FTa输入高电平电压	输入浮空、输入上拉、或输入下拉		-		
V _{hys}	施密特触发器电压迟滞 ⁽¹⁾	-	200	-	-	mV
		-	5% V _{DD}	-	-	-
I _{lkg}	输入浮空模式漏电流 ⁽²⁾	V _{SS} ≤ V _{IN} ≤ V _{DD} TC GPIO脚	-	-	±1	μA
		V _{SS} ≤ V _{IN} ≤ 5.5V FT, FTf, 和 FTa GPIO 脚	-	-	±1	
R _{PU}	弱上拉等效电阻	V _{IN} = V _{SS}	60	70	100	kΩ
R _{PD}	弱下拉等效电阻 ⁽³⁾	V _{IN} = V _{DD}	60	70	100	kΩ
C _{IO}	GPIO引脚的电容	-	-	9	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

(3) BOOT0引脚弱下拉电阻不可禁用。

所有GPIO端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中，GPIO脚的数目必须保证驱动电流不能超过5.2.1节给出的绝对最大额定值：

- 所有GPIO端口从 V_{DD} 上获取的电流总和，加上MCU在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} （参见表11）。
- 所有GPIO端口吸收并从 V_{SS} 上流出的电流总和，加上MCU在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} （参见表11）。

输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 38. 输出电压特性

符号	参数	条件	最小值	最大值	单位
极大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 15 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 6 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
较大电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 6 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 3 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
V _{OL} ⁽¹⁾	输出低电平	I _{IO} = 20 mA	-	1.3	V
V _{OH} ⁽¹⁾	输出高电平		V _{DD} -1.3	-	
适中电流推动/吸入能力					
V _{OL}	输出低电平	CMOS端口, I _{IO} = 4 mA	-	0.4	V
V _{OH}	输出高电平		V _{DD} -0.4	-	
V _{OL}	输出低电平	TTL端口, I _{IO} = 2 mA	-	0.4	V
V _{OH}	输出高电平		2.4	-	
V _{OL} ⁽¹⁾	输出低电平	I _{IO} = 10 mA	-	1.3	V
V _{OH} ⁽¹⁾	输出高电平		V _{DD} -1.3	-	
超高电流吸入能力 ⁽²⁾					
V _{OL}	输出低电平	I _{IO} = 20 mA	-	0.4	V

(1) 由综合评估得出, 不在生产中测试。

(2) GPIO使能超高流吸入能力时, 其 V_{OH} 同极大电流推动能力。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 39. 输入交流特性

符号	参数	最小值	最大值	单位
$t_{EXINTpw}$	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

5.3.12 NRST 引脚特性


NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。

表 40. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.5	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	-	2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	-	-	500	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$V_{F(NRST)}^{(1)}$	NRST输入滤波脉冲	-	-	-	33.3	μs
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	-	66.7	-	-	μs

(1) 由设计保证，不在生产中测试。

图 19. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证 NRST 引脚的电位能够低于表 40 中列出的最大 $V_{IL(NRST)}$ 以下，否则 MCU 不能得到复位。

5.3.13 XMC（含 SDRAM）特性

SRAM/PSRAM/NOR 异步时序和波形


这些表格中的结果是按照下述 XMC 配置得到：

- 地址建立时间（AddressSetupTime） = 0
- 地址保持时间（AddressHoldTime） = 1
- 数据建立时间（DataSetupTime） = 1

表 41. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	0.5	1.5	ns
$t_{w(NOE)}$	XMC_NOE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 1.5$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1.5	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	2.5	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	2.5	-	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 20. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形




(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 42. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$3t_{HCLK} - 1$	$3t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$t_{HCLK} - 0.5$	$t_{HCLK} + 1.5$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$t_{HCLK} - 0.5$	$t_{HCLK} + 1.5$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	t_{HCLK}	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7.5	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$t_{HCLK} + 2$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.5	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 0.5$	-	ns
$t_{v(Data_NE)}$	XMC_NE低至数据有效时间	-	$t_{HCLK} + 7$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} + 3$	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5.5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 21. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形



(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 43. 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$7t_{HCLK} - 2$	$7t_{HCLK} + 2$	ns
$t_{v(NOE_NE)}$	XMC_NE低至XMC_NOE低有效时间	$3t_{HCLK} - 0.5$	$3t_{HCLK} + 1.5$	ns
$t_{w(NOE)}$	XMC_NOE低时间	$4t_{HCLK} - 1$	$4t_{HCLK} + 2$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	0	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1.5$	$t_{HCLK} + 1.5$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）有效保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	0	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 24$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns

图 22. 异步总线复用 PSRAM/NOR 读操作波形





表 44. 异步总线复用的 PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1$	$5t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$2t_{HCLK}$	$2t_{HCLK} + 1$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$2t_{HCLK} - 1$	$2t_{HCLK} + 2$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 1$	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1$	$t_{HCLK} + 1$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD（地址）保持时间	$t_{HCLK} - 3$	-	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$4t_{HCLK} + 2.5$	-	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 1.5$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.6	ns
$t_{v(Data_NADV)}$	XMC_NADV高至数据有效时间	-	$t_{HCLK} + 1.5$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} - 5$	-	ns

图 23. 异步总线复用 PSRAM/NOR 写操作波形



PSRAM/NOR同步时序和波形

这些表格中的结果是按照下述XMC配置得到：

- BurstAccessMode = XMC_BurstAccessMode_Enable，使能突发传输模式
- MemoryType = XMC_MemoryType_CRAM，存储器类型为CRAM
- WriteBurst = XMC_WriteBurst_Enable，使能突发写操作
- CLKPrescale = 1，（1个存储器周期 = 2个HCLK周期）（译注：CLKPrescale是XMC_BK1TMGx寄存器中的CLKPSC位，参见AT32F435/437系列参考手册）
- 使用NOR闪存时，DataLatency = 1；使用PSRAM时，DataLatency = 0（注：DataLatency是XMC_BK1TMGx寄存器中的DATLAT位，参见AT32F435/437系列参考手册）

表 45. 同步非总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	XMC_CLK周期	20	-	ns
$t_d(CLKL-NEL)$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(CLKL-NEH)$	XMC_CLK低至XMC_NE高间隔时间	$t_{HCLK} + 2$	-	ns
$t_d(CLKL-NADVL)$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(CLKL-NADVH)$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(CLKL-AV)$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(CLKL-AIV)$	XMC_CLK低至XMC_A无效间隔时间	$t_{HCLK} + 4$	-	ns
$t_d(CLKH-NOEL)$	XMC_CLK高至XMC_NOE低间隔时间	-	$t_{HCLK} + 1.5$	ns
$t_d(CLKL-NOEH)$	XMC_CLK低至XMC_NOE高间隔时间	$t_{HCLK} + 1.5$	-	ns
$t_{su}(DV-CLKH)$	XMC_CLK高之前XMC_D数据有效建立时间	6.5	-	ns
$t_h(CLKH-DV)$	XMC_CLK高之后XMC_D数据有效保持时间	7	-	ns
$t_{su}(NWAITV-CLKH)$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_h(CLKH-NWAITV)$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 24. 同步非总线复用 PSRAM/NOR 读操作波形




表 46. 同步非总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_D数据间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1.5$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns


图 25. 同步非总线复用 PSRAM 写操作波形


表 47. 同步总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	1.5	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADVL})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKH-NOEL})$	XMC_CLK高至XMC_NOE低间隔时间		$t_{\text{HCLK}} + 1$	ns
$t_d(\text{CLKL-NOEH})$	XMC_CLK低至XMC_NOE高间隔时间	$t_{\text{HCLK}} + 0.5$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	0	-	ns
$t_{\text{su}}(\text{ADV-CLKH})$	XMC_CLK高之前XMC_AD有效建立时间	6	-	ns
$t_{\text{h}}(\text{CLKH-ADV})$	XMC_CLK高之后XMC_AD有效保持时间	$t_{\text{HCLK}} - 10$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns

图 26. 同步总线复用 PSRAM/NOR 读操作波形





表 48. 同步总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{CLK})$	XMC_CLK周期	20	-	ns
$t_d(\text{CLKL-NEL})$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_d(\text{CLKL-NEH})$	XMC_CLK低至XMC_NE高间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NADV})$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_d(\text{CLKL-NADVH})$	XMC_CLK低至XMC_NADV高间隔时间	5	-	ns
$t_d(\text{CLKL-AV})$	XMC_CLK低至XMC_A有效间隔时间	-	0	ns
$t_d(\text{CLKL-AIV})$	XMC_CLK低至XMC_A无效间隔时间	$t_{\text{HCLK}} + 2$	-	ns
$t_d(\text{CLKL-NWEL})$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_d(\text{CLKL-NWEH})$	XMC_CLK低至XMC_NWE高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_d(\text{CLKL-ADV})$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_d(\text{CLKL-ADIV})$	XMC_CLK低至XMC_AD无效间隔时间	3	-	ns
$t_d(\text{CLKL-Data})$	XMC_CLK低之后XMC_AD间隔时间	-	6	ns
$t_d(\text{CLKL-UBLBH})$	XMC_CLK低至XMC_UB/LB高间隔时间	$t_{\text{HCLK}} + 1$	-	ns
$t_{\text{su}}(\text{NWAITV-CLKH})$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{\text{h}}(\text{CLKH-NWAITV})$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 27. 同步总线复用 PSRAM 写操作波形



NAND控制器时序和波形

这些表格中的结果是按照下述XMC配置得到：

- COM.XMC_SetupTime = 0x01；（注：XMC_BKxTMGMEM的STP）
- COM.XMC_WaitSetupTime = 0x03；（注：XMC_BKxTMGMEM的OP）
- COM.XMC_HoldSetupTime = 0x02；（注：XMC_BKxTMGMEM的HLD）
- COM.XMC_HiZSetupTime = 0x01；（注：XMC_BKxTMGMEM的WRSTP）
- ATT.XMC_SetupTime = 0x01；（注：XMC_BKxTMGATT的STP）
- ATT.XMC_WaitSetupTime = 0x03；（注：XMC_BKxTMGATT的OP）
- ATT.XMC_HoldSetupTime = 0x02；（注：XMC_BKxTMGATT的HLD）
- ATT.XMC_HiZSetupTime = 0x01；（注：XMC_BKxTMGATT的WRSTP）
- Bank = XMC_Bank_NAND；
- MemoryDataWidth = XMC_MemoryDataWidth_16b；（注：存储器数据宽度 = 16位）
- ECC = XMC_ECC_Enable；（注：使能ECC计算）
- ECCPageSize = XMC_ECCPageSize_512Bytes；（注：ECC页大小 = 512字节）
- DLYCRSetupTime = 0；（注：XMC_BKxCTRL的DLYCR）
- DLYARSetupTime = 0；（注：XMC_BKxCTRL的DLYAR）

表 49. NAND 闪存读写操作时序

符号	参数	最小值	最大值	单位
$t_w(\text{NOE})$	XMC_NOE低时间	$4T_{\text{HCLK}} - 1.5$	$4T_{\text{HCLK}} + 1.5$	ns
$t_{su}(\text{D-NOE})$	XMC_NOE高之前至XMC_Dx数据有效建立时间	25	-	ns
$t_h(\text{NOE-D})$	XMC_NOE高之后至XMC_Dx数据有效保持时间	14	-	ns
$t_d(\text{ALE-NOE})$	XMC_NOE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 2$	ns
$t_h(\text{NOE-ALE})$	XMC_NOE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns
$t_w(\text{NWE})$	XMC_NWE低时间	$4T_{\text{HCLK}} - 1$	$4T_{\text{HCLK}} + 2.5$	ns
$t_v(\text{NWE-D})$	XMC_NWE低至XMC_Dx数据有效时间	-	0	ns
$t_h(\text{NWE-D})$	XMC_NWE高至XMC_Dx数据无效保持时间	$10T_{\text{HCLK}} + 4$	-	ns
$t_d(\text{D-NWE})$	XMC_NWE高之前至XMC_Dx数据有效间隔时间	$6T_{\text{HCLK}} + 12$	-	ns
$t_d(\text{ALE-NWE})$	XMC_NWE低之前至XMC_ALE有效间隔时间	-	$3T_{\text{HCLK}} + 1.5$	ns
$t_h(\text{NWE-ALE})$	XMC_NWE高至XMC_ALE无效保持时间	$3T_{\text{HCLK}} + 4.5$	-	ns

图 28. NAND 控制器读操作波形




图 29. NAND 控制器写操作波形




图 30. NAND 控制器在通用存储空间的读操作波形





图 31. NAND 控制器在通用存储空间的写操作波形



PC卡/CF卡控制器时序和波形

这些表格中的结果是按照下述XMC配置得到：

- COM.XMC_SetupTime = 0x04；（注：XMC_BKxTMGMEM的STP，x = 2...4）
- COM.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGMEM的OP，x = 2...4）
- COM.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGMEM的HLD，x = 2...4）
- COM.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGMEM的WRSTP，x = 2...4）
- ATT.XMC_SetupTime = 0x04；（注：XMC_BKxTMGATT的STP，x = 2...4）
- ATT.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGATT的OP，x = 2...4）
- ATT.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGATT的HLD，x = 2...4）
- ATT.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGATT的WRSTP，x = 2...4）
- IO.XMC_SetupTime = 0x04；（注：XMC_BKxTMGIO的STP，x = 4）
- IO.XMC_WaitSetupTime = 0x07；（注：XMC_BKxTMGIO的OP，x = 4）
- IO.XMC_HoldSetupTime = 0x04；（注：XMC_BKxTMGIO的HLD，x = 4）
- IO.XMC_HiZSetupTime = 0x00；（注：XMC_BKxTMGIO的WRSTP，x = 4）
- DLYCRSetupTime = 0；（注：XMC_BKxCTRL的DLYCR）
- DLYARSetupTime = 0；（注：XMC_BKxCTRL的DLYAR）

注：关于以上寄存器（XMC_BKxTMGMEMx、XMC_BKxTMGATT、XMC_BKxTMGIO和XMC_BKxCTRL）的说明，详见AT32F435/437系列参考手册。

表 50. PC 卡/CF 卡读写操作时序

符号	参数	最小值	最大值	单位
$t_{v(NCEX-A)}$	XMC_NCEx 低至 XMC_Ax 有效时间	-	0	ns
$t_{h(NCEX-AI)}$	XMC_NCEx 高至 XMC_Ax 无效保持时间	0	-	ns
$t_{d(NREG-NCEX)}$	XMC_NCEx 低至 XMC_NREG 有效时间	-	2	ns
$t_{h(NCEX-NREG)}$	XMC_NCEx 高至 XMC_NREG 无效保持时间	$t_{HCLK} + 4$	-	ns
$t_{d(NCEX-NWE)}$	XMC_NCEx 低至 XMC_NWE 低间隔时间	-	$5t_{HCLK} + 1$	ns
$t_{d(NCEX-NOE)}$	XMC_NCEx 低至 XMC_NOE 低间隔时间	-	$5t_{HCLK} + 1$	ns
$t_{w(NOE)}$	XMC_NOE低时间	$8t_{HCLK} - 0.5$	$8t_{HCLK} + 1$	ns
$t_{d(NOE-NCEX)}$	XMC_NOE高至XMC_NCEx高间隔时间	$5t_{HCLK} - 0.5$	-	ns
$t_{su(D-NOE)}$	XMC_NOE高之前XMC_Dx数据有效建立时间	32	-	ns
$t_{h(NOE-D)}$	XMC_NOE高之后XMC_Dx数据无效保持时间	t_{HCLK}	-	ns
$t_{w(NWE)}$	XMC_NWE低时间	$8t_{HCLK} - 1$	$8t_{HCLK} + 4$	ns
$t_{d(NWE-NCEX)}$	XMC_NWE高至XMC_NCEx高间隔时间	$5t_{HCLK} + 1.5$	-	ns
$t_{d(NCEX-NWE)}$	XMC_NCEx低至XMC_NWE低间隔时间	-	$5t_{HCLK} + 1$	ns
$t_{v(NWE-D)}$	XMC_NWE低至XMC_Dx有效时间	-	0	ns
$t_{h(NWE-D)}$	XMC_NWE高至XMC_Dx无效保持时间	$11t_{HCLK}$	-	ns
$t_{d(D-NWE)}$	XMC_NWE高之前XMC_Dx有效间隔时间	$13t_{HCLK} + 2.5$	-	ns
$t_{w(NIOWR)}$	XMC_NIOWR低时间	$8t_{HCLK}$	-	ns
$t_{v(NIOWR-D)}$	XMC_NIOWR低至XMC_Dx有效时间	-	$5t_{HCLK} - 4$	ns
$t_{h(NIOWR-D)}$	XMC_NIOWR高至XMC_Dx无效保持时间	$11t_{HCLK}$	-	ns
$t_{d(NCEX-NIOWR)}$	XMC_NCEx低至XMC_NIOWR有效间隔时间			
$t_{h(NCEX-NIOWR)}$	XMC_NCEx 高至 XMC_NIOWR 无效保持时间	$5t_{HCLK} - 7$	-	ns
$t_{d(NIORD-NCEX)}$	XMC_NCEx 低至 XMC_NIORD 有效间隔时间	-	$5t_{HCLK} + 1$	ns
$t_{h(NCEX-NIORD)}$	XMC_NCEx 高至 XMC_NIORD 无效保持时间	$5t_{HCLK} - 0.5$	-	ns
$t_{w(NIORD)}$	XMC_NIORD低时间	$8t_{HCLK}$	-	ns
$t_{su(D-NIORD)}$	XMC_NIORD高之前XMC_Dx有效建立时间	28	-	ns
$t_{d(NIORD-D)}$	XMC_NIORD高之后XMC_Dx有效间隔时间	3	-	ns

图 32. 通用存储空间读操作的 PC 卡/CF 卡控制器波形




图 33. 通用存储空间写操作的 PC 卡/CF 卡控制器波形






图 34. 属性存储空间读操作的 PC 卡/CF 卡控制器波形



(1) 只使用数据位0~7（数据位8~15被丢弃）。

图 35. 属性存储空间写操作的 PC 卡/CF 卡控制器波形



(1) 只输出数据位0~7（数据位8~15保持为高阻）。

图 36. I/O 空间读操作的 PC 卡/CF 卡控制器波形





图 37. I/O 空间写操作的 PC 卡/CF 卡控制器波形



SDRAM控制器时序和波形

表 51. SDRAM 读操作时序

符号	参数	最小值	最大值	单位
$1/t_w(\text{SDCLK})$	SDCLK频率	-	100	MHz
$t_{su}(\text{SDCLKH_Data})$	数据输入建立时间	2	-	ns
$t_h(\text{SDCLKH_Data})$	数据输入保持时间	0	-	ns
$t_d(\text{SDCLKL_Add})$	地址有效时间	-	1.5	ns
$t_d(\text{SDCLKL_SDCS})$	片选有效时间	-	0.5	ns
$t_h(\text{SDCLKL_SDCS})$	片选保持时间	0	-	ns
$t_d(\text{SDCLKL_SDNRAS})$ $t_d(\text{SDCLKL_SDNCAS})$	SDNRAS/SDNCAS有效时间	-	0.5	ns
$t_h(\text{SDCLKL_SDNRAS})$ $t_h(\text{SDCLKL_SDNCAS})$	SDNRAS/SDNCAS保持时间	0	-	ns

图 38. SDRAM 读操作波形





表 52. SDRAM 写操作时序

符号	参数	最小值	最大值	单位
$1/t_w(\text{SDCLK})$	SDCLK频率	-	100	MHz
$t_d(\text{SDCLKL_Data})$	数据输出有效时间	-	2.5	ns
$t_h(\text{SDCLKL_Data})$	数据输出保持时间	3.5	-	ns
$t_d(\text{SDCLKL_Add})$	地址有效时间	-	1.5	ns
$t_d(\text{SDCLKL_SDNWE})$	SDNWE有效时间	-	1	ns
$t_h(\text{SDCLKL_SDNWE})$	SDNWE保持时间	0	-	ns
$t_d(\text{SDCLKL_SDCS})$	片选有效时间	-	0.5	ns
$t_h(\text{SDCLKL_SDCS})$	片选保持时间	0	-	ns
$t_d(\text{SDCLKL_SDNRAS})$	SDNRAS有效时间	-	2	ns
$t_h(\text{SDCLKL_SDNRAS})$	SDNRAS保持时间	0	-	ns
$t_d(\text{SDCLKL_SDNCAS})$	SDNCAS有效时间	-	0.5	ns
$t_h(\text{SDCLKL_SDNCAS})$	SDNCAS保持时间	0	-	ns
$t_d(\text{SDCLKL_DQM})$	DQM有效时间	-	0.5	ns
$t_h(\text{SDCLKL_DQM})$	DQM保持时间	0	-	

图 39. SDRAM 写操作波形



5.3.14 TMR 定时器特性

下表列出的参数由设计保证。

表 53. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res}(TMR)$	定时器分辨时间	-	1	-	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 288 \text{ MHz}$	3.47	-	ns
f_{EXT}	CH1至CH4的定时器外部时钟频率	-	0	$f_{TMRxCLK}/2$	MHz

5.3.15 SPI / I²S 接口特性

表54列出SPI参数和表55列出I²S参数。

表 54. SPI 特性

符号	参数	条件	最小值	最大值	单位
f_{SCK} ($1/t_{c(SCK)}$) ⁽¹⁾	SPI时钟频率 ⁽²⁾⁽³⁾	主模式	-	36	MHz
		从收模式	-	36	
		从发模式	-	32	
$t_{su}(CS)$ ⁽¹⁾	CS建立时间	从模式	$4t_{PCLK}$	-	ns
$t_h(CS)$ ⁽¹⁾	CS保持时间	从模式	$2t_{PCLK}$	-	ns
$t_{w(SCKH)}$ ⁽¹⁾ $t_{w(SCKL)}$ ⁽¹⁾	SCK高和低的时间	主模式, $f_{PCLK} = 100 \text{ MHz}$, 预分频系数 = 4	15	25	ns
$t_{su}(MI)$ ⁽¹⁾	数据输入建立时间	主模式	5	-	ns
$t_{su}(SI)$ ⁽¹⁾		从模式	5	-	
$t_h(MI)$ ⁽¹⁾	数据输入保持时间	主模式	5	-	ns
$t_h(SI)$ ⁽¹⁾		从模式	4	-	
$t_{a(SO)}$ ⁽¹⁾⁽⁴⁾	数据输出访问时间	从模式, $f_{PCLK} = 20 \text{ MHz}$	0	$3t_{PCLK}$	ns
$t_{dis(SO)}$ ⁽¹⁾⁽⁵⁾	数据输出禁止时间	从模式	2	10	ns
$t_v(SO)$ ⁽¹⁾	数据输出有效时间	从模式 (使能边沿之后)	-	25	ns
$t_v(MO)$ ⁽¹⁾	数据输出有效时间	主模式 (使能边沿之后)	-	5	ns
$t_h(SO)$ ⁽¹⁾	数据输出保持时间	从模式 (使能边沿之后)	15	-	ns
$t_h(MO)$ ⁽¹⁾		主模式 (使能边沿之后)	2	-	

(1) 由综合评估得出, 不在生产中测试。

(2) 从模式最大时钟频率不得超过 $f_{PCLK}/2$ 。

(3) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案, 可以联系邻近的雅特力销售处寻求技术支持。

(4) 最小值表示驱动输出的最小时间, 最大值表示正确获得数据的最大时间。

(5) 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间。

图 40. SPI 时序图 - 从模式和 CPHA = 0




图 41. SPI 时序图 - 从模式和 CPHA = 1




图 42. SPI 时序图 - 主模式





表 55. I²S 特性

符号	参数	条件	最小值	最大值	单位
$t_r(CK)$ $t_f(CK)$	I ² S时钟上升和下降时间	负载电容: C = 50 pF	-	8	ns
$t_{v(WS)}^{(1)}$	WS有效时间	主模式	3	-	
$t_{h(WS)}^{(1)}$	WS保持时间	主模式	2	-	
$t_{su(WS)}^{(1)}$	WS建立时间	从模式	4	-	
$t_{h(WS)}^{(1)}$	WS保持时间	从模式	0	-	
$t_{su(SD_MR)}^{(1)}$	数据输入建立时间	主接收器	6.5	-	
$t_{su(SD_SR)}^{(1)}$		从接收器	1.5	-	
$t_{h(SD_MR)}^{(1)(2)}$	数据输入保持时间	主接收器	0	-	
$t_{h(SD_SR)}^{(1)(2)}$		从接收器	0.5	-	
$t_{v(SD_ST)}^{(1)(2)}$	数据输出有效时间	从发送器 (使能边沿之后)	-	18	
$t_{h(SD_ST)}^{(1)}$	数据输出保持时间	从发送器 (使能边沿之后)	11	-	
$t_{v(SD_MT)}^{(1)(2)}$	数据输出有效时间	主发送器 (使能边沿之后)	-	3	
$t_{h(SD_MT)}^{(1)}$	数据输出保持时间	主发送器 (使能边沿之后)	0	-	


(1) 由设计模拟和/或综合评估得出, 不在生产中测试。

(2) 依赖于 f_{PCLK} 。例如, 如果 $f_{PCLK} = 8 \text{ MHz}$, 则 $t_{PCLK} = 1/f_{PCLK} = 125 \text{ ns}$ 。

图 43. I²S 从模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 44. I²S 主模式时序图 (Philips 协议)




(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

5.3.16 QSPI 接口特性

表 57. QSPI 特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{SCK} $1/t_{(CK)}$	QSPI时钟频率	-	-	-	96	MHz
$t_{w(CKH)}$	QSPI时钟高和低的时间	-	$(t_{(CK)} / 2) - 2$	-	$t_{(CK)} / 2$	ns
$t_{w(CKL)}$			$t_{(CK)} / 2$	-	$(t_{(CK)} / 2) + 2$	ns
$t_{s(IN)}$	数据输入建立时间	-	2	-	-	ns
$t_{h(IN)}$	数据输入保持时间	-	4.5	-	-	ns
$t_{v(OUT)}$	数据输出有效时间	-	-	1.5	3	ns
$t_{h(OUT)}$	数据输出保持时间	-	0	-	-	ns

图 45. QSPI 时序图

5.3.17 I²C 接口特性

SDA和SCL GPIO要求的满足有以下限制：SDA和SCL不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和 V_{DD} 之间的PMOS管被关闭，但仍然存在。

I²C总线接口支持标准模式（最高100 kHz）、快速模式（最高400 kHz）、和增强快速模式（最高1 MHz）。

5.3.18 SDIO 接口特性

图 46. SDIO 高速模式




图 47. SD 默认模式




表 56. SD/MMC 接口特性

符号	参数	条件	最小值	最大值	单位
f _{PP}	数据传输模式下的时钟频率	-	0	48	MHz
t _W (CKL)	时钟低时间	-	32	-	ns
t _W (CKH)	时钟高时间	-	30	-	
t _r	时钟上升时间	-	-	4	
t _f	时钟下降时间	-	-	5	
CMD、D输入（参照CK）					
t _{ISU}	时钟建立时间	-	2	-	ns
t _{IH}	时钟保持时间	-	0	-	
在MMC和SD高速模式CMD、D输出（参照CK）					
t _{OV}	输出有效时间	-	-	6	ns
t _{OH}	输出保持时间	-	0	-	
在SD默认模式CMD、D输出（参照CK）					
t _{OVD}	输出有效默认时间	-	-	7	ns
t _{OHD}	输出保持默认时间	-	0.5	-	

5.3.19 OTGFS 接口特性

表 57. OTGFS 启动时间

符号	参数	最大值	单位
$t_{\text{STARTUP}}^{(1)}$	OTGFS收发器启动时间	1	μs

(1) 由设计保证，不在生产中测试。

表 58. OTGFS 直流特性

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
输入电平	V_{DD}	OTGFS操作电压	-	3.0 ⁽²⁾	3.6	V
	$V_{\text{DI}}^{(3)}$	差分输入灵敏度	I (OTGFS_D+/D-)	0.2	-	V
	$V_{\text{CM}}^{(3)}$	差分共模范围	包含 V_{DI} 范围	0.8	2.5	
	$V_{\text{SE}}^{(3)}$	单端接收器阈值	-	1.3	2.0	
输出电平	V_{OL}	静态输出低电平	1.24 k Ω 的 R_{L} 接至3.6 V ⁽⁴⁾	-	0.3	V
	V_{OH}	静态输出高电平	15 k Ω 的 R_{L} 接至 V_{SS} ⁽⁴⁾	2.8	3.6	
R_{PU}	OTGFS_D+内部上拉电阻	$V_{\text{IN}} = V_{\text{SS}}$	0.97	1.24	1.58	k Ω
R_{PD}	OTGFS_D+/D-内部下拉电阻	$V_{\text{IN}} = V_{\text{DD}}$	15	19	25	k Ω

(1) 所有的电压测量都是以设备端地线为准。

(2) AT32F435/437系列的正确USB功能可以在2.7 V得到保证，而不是全部的电气特性在2.7~3.0 V电压范围下降级。

(3) 由综合评估保证，不在生产中测试。

(4) R_{L} 是连接到USB驱动器上的负载。

图 48. OTGFS 时序：数据信号上升和下降时间定义




表 59. OTGFS 电气特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t_r	上升时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_f	下降时间 ⁽²⁾	$C_{\text{L}} \leq 50 \text{ pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	t_r/t_f	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

(1) 由设计保证，不在生产中测试。

(2) 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章（2.0版）。

5.3.20 EMAC 接口特性

工作电压

表 60. EMAC 直流特性

符号	参数	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
V _{DD}	以太网工作电压	3.0	3.6	V


(1) 所有的电压测量都是以设备端地线为准。

SMI接口

表 61. EMAC 的 SMI 接口信号动态特性

符号	参数	最小值	典型值	最大值	单位
t _{MDC}	MDC周期(1.96 MHz, f _{AHB} = 200 MHz)	509	510	511	ns
t _d (MDIO)	MDIO写数据的有效时间	13.5	14.5	15.5	
t _{su} (MDIO)	读数据的建立时间	35	-	-	
t _h (MDIO)	读数据的保持时间	0	-	-	

图 49. EMAC 的 SMI 接口时序图




RMII接口

表 62. EMAC 的 RMII 接口信号动态特性

符号	参数	最小值	典型值	最大值	单位
t _{su} (RXD)	接收数据建立时间	4	-	-	ns
t _h (RXD)	接收数据保持时间	2	-	-	
t _{su} (DV)	载波建立时间	4	-	-	
t _h (DV)	载波保持时间	2	-	-	
t _d (TXEN)	传输使能有效延迟	8	10	16	
t _d (TXD)	传输数据有效延迟	7	10	16	

图 50. EMAC 的 RMII 接口时序图




MII接口

表 63. EMAC 的 MII 接口信号动态特性

符号	参数	最小值	典型值	最大值	单位
$t_{su}(RXD)$	接收数据建立时间	10	-	-	ns
$t_{ih}(RXD)$	接收数据保持时间	10	-	-	
$t_{su}(DV)$	数据有效建立时间	10	-	-	
$t_{ih}(DV)$	数据有效保持时间	10	-	-	
$t_{su}(ER)$	错误建立时间	10	-	-	
$t_{ih}(ER)$	错误保持时间	10	-	-	
$t_d(TXEN)$	传输使能有效延迟	14	16	18	
$t_d(TXD)$	传输数据有效延迟	13	16	20	

图 51. EMAC 的 MII 接口时序图




5.3.21 DVP 接口特性

DVP_PCLK 极性：下降沿；DVP_HSYNC 和 DVP_VSYNC 极性：高电平。

表 57. DVP 特性

符号	参数	最小值	最大值	单位
f_{DVP_PCLK}	像素时钟输入频率	-	54	MHz
$Duty_{DVP_PCLK}$	像素时钟输入占空比	30	70	%
$t_{su}(DVP_DATA)$	数据输入建立时间	1	-	ns
$t_h(DVP_DATA)$	数据输入保持时间	3.5	-	ns
$t_{su}(DVP_HSYNC)$ $t_{su}(DVP_VSYNC)$	HSYNC/VSNC输入建立时间	2	-	ns
$t_h(DVP_HSYNC)$ $t_h(DVP_VSYNC)$	HSYNC/VSNC输入保持时间	0	-	ns

图 52. DVP 时序图



5.3.22 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表15的条件的环境温度， f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 64. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.6	-	3.6	V
V_{REF+}	正参考电压 ⁽³⁾	-	2.0	-	V_{DDA}	V
I_{DDA}	在 V_{DDA} 输入脚上的电流	-	-	1000 ⁽¹⁾	1250	μA
I_{VREF+}	在 V_{REF+} 输入脚上的电流 ⁽³⁾	-	-	140 ⁽¹⁾	180	μA
f_{ADC}	ADC时钟频率	$V_{REF+} \geq 2.6 V$	0.6	-	80	MHz
		$V_{REF+} < 2.6 V$	0.6	-	30	
$f_s^{(2)}$	采样速率	分辨率12位，快速通道	0.04	-	5.33	MSPS
		分辨率10位，快速通道	0.047	-	6.15	
		分辨率8位，快速通道	0.055	-	7.27	
		分辨率6位，快速通道	0.067	-	8.88	
$f_{TRIG}^{(2)}$	外部触发频率	$f_{ADC} = 80 MHz$	-	-	1.65	MHz
		-	-	-	17	$1/f_{ADC}$
V_{AIN}	转换电压范围 ⁽³⁾	-	0 (V_{SSA} / V_{REF-} 连接到地)	-	V_{REF+}	V
$R_{AIN}^{(2)}$	外部输入阻抗	-	参见表65			Ω
$C_{ADC}^{(2)}$	内部采样和保持电容	-	-	10	-	pF
$t_{CAL}^{(2)}$	校准时间	$f_{ADC} = 80 MHz$	2.56			μs
		-	205			$1/f_{ADC}$
$t_{lat}^{(2)}$	抢占触发转换时延	$f_{ADC} = 80 MHz$	-	-	107	ns
		-	-	-	3 ⁽⁴⁾	$1/f_{ADC}$
$t_{latr}^{(2)}$	普通触发转换时延	$f_{ADC} = 80 MHz$	-	-	71.4	μs
		-	-	-	2 ⁽⁴⁾	$1/f_{ADC}$
$t_s^{(2)}$	采样时间	$f_{ADC} = 80 MHz$	0.031	-	8.006	μs
		-	2.5	-	640.5	$1/f_{ADC}$
$t_{STAB}^{(2)}$	上电时间	-	150			$1/f_{ADC}$
$t_{CONV}^{(2)}$	总转换时间（包括采样时间）	$f_{ADC} = 80 MHz$ ，分辨率12位	0.188	-	8.163	μs
		分辨率12位	15 ~ 653（采样 t_s + 逐步逼近12.5）			$1/f_{ADC}$

(1) 由综合评估保证，不在生产中测试。

(2) 由设计保证，不在生产中测试。

(3) 依据不同的封装， V_{REF+} 可能在内部连接到 V_{DDA} 。

(4) 对于外部触发，必须在表64列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表65决定最大的外部阻抗，使得误差可以小于1 LSB。（分辨率12位）

表 65. $f_{\text{ADC}} = 80 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} (Ω) ⁽¹⁾	
		快速通道	慢速通道
2.5	0.031	30	-
6.5	0.081	200	50
12.5	0.156	400	350
24.5	0.306	800	700
47.5	0.594	1700	1500
92.5	1.156	3000	2600
247.5	3.094	9000	8500
640.5	8.006	20000	19000

(1) 由设计保证。

表 66. ADC 精度⁽¹⁾

符号	参数	测试条件	典型值 ⁽²⁾	最大值 ⁽²⁾	单位
ET	综合误差	$f_{\text{ADC}} = 80 \text{ MHz}$, $R_{\text{AIN}} < 20 \text{ k}\Omega$, $V_{\text{DDA}} = 3.0 \sim 3.6 \text{ V}$, $T_A = 25^\circ\text{C}$, $V_{\text{REF}+} = V_{\text{DDA}}$, 测量是在 ADC 校准之后进行的	± 1.5	± 3	LSB
EO	偏移误差		± 0.5	± 1.5	
EG	增益误差		± 0.5	± 1.5	
ED	微分线性误差		± 1	$+1.5/-1$	
EL	积分线性误差		± 1.5	± 3	
ET	综合误差	$f_{\text{ADC}} = 15 \sim 80 \text{ MHz}$, $R_{\text{AIN}} < 20 \text{ k}\Omega$, $V_{\text{DDA}} = 2.6 \sim 3.6 \text{ V}$, $V_{\text{REF}+} = 2.0 \sim 3.6 \text{ V}$, 测量是在 ADC 校准之后进行的	± 2	± 4.5	LSB
EO	偏移误差		± 0.5	± 3	
EG	增益误差		$+1.5$	$+4/-2$	
ED	微分线性误差		± 1	$+2/-1$	
EL	积分线性误差		± 1.5	± 3.5	

(1) ADC的直流精度数值是在经过内部校准后测量的。

(2) 由综合评估保证，不在生产中测试。

图 53. ADC 精度特性





图 54. 使用 ADC 典型的连接图



(1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见表64。

(2) $C_{parasitic}$ 表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。


PCB设计建议

依据 V_{REF+} 是否与 V_{DDA} 相连，电源的去耦必须按照图55或图56连接。图中的100 nF电容必须是瓷介电容（好的质量），它们应该尽可能地靠近MCU芯片。

若在使能HEXT并且使用ADC3_IN4~8或ADC123_IN10~13任一通道的条件下，请遵照以下PCB设计建议以隔绝HEXT高频振荡对其邻近ADC输入信号之干扰。


- ADC_IN信号与HEXT信号使用不同PCB层走线
- ADC_IN信号走线避免与HEXT信号走线平行

图 55. 供电电源和参考电源去耦线路（ V_{REF+} 未与 V_{DDA} 相连）



(1) V_{REF+} 输入只出现在100脚以上封装。

图 56. 供电电源和参考电源去耦线路（ V_{REF+} 与 V_{DDA} 相连）



(1) V_{REF+} 输入只出现在100脚以上封装。

5.3.23 内部参照电压 (V_{INTRV}) 特性

表 67. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{INTRV}	内部参照电压	-	1.16	1.20	1.24	V
$T_{Coeff}^{(1)}$	温度系数	-	-	50	100	ppm/°C
T_{S_VINTRV}	当读出内部参照电压时, ADC的采样时间	-	5	-	-	μs

(1) 由设计保证, 不在生产中测试。

5.3.24 温度传感器 (V_{TS}) 特性

表 68. 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} 相对于温度的线性度	$T_A = -40 \sim +85\text{ °C}$	-	± 1	± 2	°C
		$T_A = -40 \sim +105\text{ °C}$	-	-	± 3	
$Avg_Slope^{(1)(2)}$	平均斜率	-	-4.00	-4.13	-4.25	mV/°C
$V_{25}^{(1)(2)}$	在25 °C时的电压	-	1.21	1.27	1.34	V
$t_{START}^{(3)}$	建立时间	-	-	-	100	μs
$T_{S_temp}^{(3)}$	当读取温度时, ADC采样时间	-	5	-	-	μs

(1) 由综合评估保证, 不在生产中测试。

(2) 温度传感器输出电压随温度线性变化, 由于生产过程的变化, 温度变化曲线的偏移在不同芯片上会有不同 (最多相差50°C)。内部温度传感器更适合于检测温度的变化, 而不是测量绝对的温度。如果需要测量精确的温度, 应该使用一个外置的温度传感器。

(3) 由设计保证, 不在生产中测试。

利用下列公式得出温度:


$$\text{温度(°C)} = \{(V_{25} - V_{TS}) / Avg_Slope\} + 25$$

这里:

$V_{25} = V_{TS}$ 在25 °C时的数值

Avg_Slope = 温度与 V_{TS} 曲线的平均斜率 (单位为mV/°C)

图 57. V_{TS} 对温度理想曲线图



5.3.25 V_{BAT} 电池电压监控特性

表 69. V_{BAT} 监控特性

符号	参数	最小值	典型值	最大值	单位
$R_{VBATM}^{(1)}$	V_{BAT} 监控分压电阻值	-	45	-	k Ω
Q	V_{BAT} 监控分压系数	-	4	-	-
$Q_{ET}^{(1)}$	Q的综合误差	-1	-	+1	%
$T_{S_VBATM}^{(2)}$	当读取 V_{BAT} 监控电压时，ADC采样时间	5	-	-	μ s

(1) 由综合评估保证，不在生产中测试。

(2) 由设计保证，不在生产中测试。

5.3.26 12 位 DAC 特性

表 70. DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟供电电压	-	2.6	-	3.6	V
$V_{REF+}^{(3)}$	参考电压	-	2.0	-	3.6	V
V_{SSA}	地线	-	0	-	0	V
$R_O^{(2)}$	缓冲器关闭时的输出阻抗	-	-	13.2	16	k Ω
$C_{LOAD}^{(1)}$	负载电容（缓冲器打开时）	-	-	-	50	pF
$DAC_OUT^{(1)}$	缓冲器打开时低端的 DAC_OUT 电压		0.15	-	-	V
	缓冲器打开时高端的 DAC_OUT 电压		-	-	$V_{REF+} - 0.15$	V
	缓冲器关闭时低端的 DAC_OUT 电压		-	0.5	5	mV
	缓冲器关闭时高端的 DAC_OUT 电压		-	-	$V_{REF+} - 2\text{ mV}$	V
I_{DDA}	在静止模式DAC直流消耗	无负载，当 $V_{REF+} = 3.6\text{ V}$ 时	-	460	625	μA
$I_{VREF+}^{(3)}$	在静止模式DAC直流消耗	无负载，当 $V_{REF+} = 3.6\text{ V}$ 时	-	270	310	μA
$DNL^{(2)}$	非线性失真		-	± 0.4	± 0.8	LSB
$INL^{(2)}$	非线性积累（在代码i时测量的数值与代码DAC_OUT大和代码DAC_OUT小之间的连线间的偏差）		-	± 1	± 3	LSB
偏移误差 ⁽²⁾	偏移误差（代码0x800时测量的数值与理想数值 $V_{REF+}/2$ 之间的偏差）		-	10	15	mV
			-	10	25	LSB
增益误差 ⁽²⁾	增益误差		-	0.1	0.25	%
$t_{SETTLING}$	设置时间	$C_{LOAD} \leq 50\text{ pF}$	-	1	4	μs
更新速率	当输入代码为较小变化时（从数值i变到i+1 LSB），得到正确 DAC_OUT 的频率	$C_{LOAD} \leq 50\text{ pF}$	-	-	1	MSPS
t_{WAKEUP}	从关闭状态唤醒的时间（设置 DAC 控制寄存器中的 EN 位）	$C_{LOAD} \leq 50\text{ pF}$	-	1.2	4	μs

(1) 由设计保证，不在生产中测试。

(2) 由综合评估保证，不在生产中测试。

(3) 依据不同的封装， V_{REF+} 可能在内部连接到 V_{DDA} 。

6 封装数据

6.1 LQFP144 封装

图 58. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图




表 71. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	-	0.26
b1	0.17	0.20	0.23
c	0.13	-	0.17
c1	0.12	0.13	0.14
D	21.80	22.00	22.20
D1	19.90	20.00	20.10
E	21.80	22.00	22.20
E1	19.90	20.00	20.10
e	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		
θ	0°	3.5°	7°

6.2 LQFP100 封装

图 59. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图




表 72. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.26
c	0.10	0.127	0.20
D	16.00 BSC.		
D1	14.00 BSC.		
E	16.00 BSC.		
E1	14.00 BSC.		
E	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		

6.3 LQFP64 封装

图 60. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图




表 73. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09	-	0.20
D	11.75	12.00	12.25
D1	9.90	10.00	10.10
E	11.75	12.00	12.25
E1	9.90	10.00	10.10
e	0.50 BSC.		
Θ	3.5° REF.		
L	0.45	0.60	0.75
L1	1.00 REF.		
ccc	0.08		

6.4 LQFP48 封装

图 61. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图




表 74. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

6.5 QFN48 封装

图 62. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图





表 75. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
D2	3.07	3.17	3.27
E	5.90	6.00	6.10
E2	3.07	3.17	3.27
e	0.40 BSC.		
K	0.20	-	-
L	0.35	0.40	0.45

6.6 封装丝印

所有雅特力芯片根据不同封装大小可能有下列类型丝印，丝印显示内容图示如下：

图 63. 丝印示意图



6.7 热特性

表 76. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗—LQFP144 – 20 x 20 mm/0.5 mm 间距	49.7	°C/W
	结到环境的热阻抗—LQFP100 – 14 x 14 mm/0.5 mm 间距	63.2	
	结到环境的热阻抗—LQFP64 – 10 x 10 mm/0.5 mm 间距	64.4	
	结到环境的热阻抗—LQFP48 – 7 x 7 mm/0.5 mm 间距	62.5	
	结到环境的热阻抗—QFN48 – 6 x 6 mm/0.4 mm 间距	32.0	

7 型号说明

表 77. AT32F435/437 系列型号说明

例如:	AT32	F	4	3	7	Z	M	T	7
产品系列									
AT32 = 基于ARM®的32位微控制器									
产品类型									
F = 通用类型									
内核									
4 = Cortex®-M4									
产品子系列									
3 = 高性能系列									
产品应用别									
7 = 以太网EMAC系列									
5 = OTGFS系列									
引脚数目									
Z = 144脚									
V = 100脚									
R = 64脚									
C = 48脚									
内部闪存存储器容量									
M = 4 M字节的内部闪存存储器									
G = 1 M字节的内部闪存存储器									
C = 256 K字节的内部闪存存储器									
封装									
T = LQFP									
U = QFN									
温度范围									
7 = -40 °C至+105 °C									

关于更多的选项列表（速度、封装等）和其他相关信息，请与您本地的雅特力销售处联络。

8 文档版本历史

表 78. 文档版本历史

日期	版本	变更
2021.10.27	2.00	最初版本
2022.1.13	2.01	1. 更新 图62 2. 修正 表16 内容

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：（A）对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求的系统；（B）航空应用；（C）汽车应用或汽车环境；（D）航天应用或航天环境，且/或（E）武器。因雅特力产品不是为前述应用设计的，而采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。